CS241874B1 - Způsob vytváření propojovací metalizační sítě - Google Patents
Způsob vytváření propojovací metalizační sítě Download PDFInfo
- Publication number
- CS241874B1 CS241874B1 CS844852A CS485284A CS241874B1 CS 241874 B1 CS241874 B1 CS 241874B1 CS 844852 A CS844852 A CS 844852A CS 485284 A CS485284 A CS 485284A CS 241874 B1 CS241874 B1 CS 241874B1
- Authority
- CS
- Czechoslovakia
- Prior art keywords
- platinum
- titanium tungsten
- layer
- sputtering
- silicide
- Prior art date
Links
Landscapes
- Bipolar Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
Účelem vynálezu je zabránění vzniku silicidu platiny v emitorech a tím i odstranění problémů souvisejících s nereprodukovatelnou velikostí proudového zesilovacího činitele. Podstata vynálezu spočívá v tom, že před naprášením platiny na křemíkové substráty se nejprve napráší vrstva titanwolframu a pres fotolakovou masku se odleptá z míst, kde se má vytvořit silicid platiny. Po odstranění fotolaku a naprášení platiny následují žíhání; Při sleptávání nezreagované platiny se odleptá i bariérová vrstva titanwolframu. Technologický postup pokračuje naprášením dvouvrstvy titanwolframu a slitiny AISiCu. Vytvarováním této dvouvrstvy přes masku je blok operací metalizační sítě ukončen. Vynález umožňuje vytvoření současně dvou typů Schotkkyho diod PtSi a TiW a dále jej lze zahrnout do postupu výroby tranzistorů a bipolarnich a unipolárních integrovaných obvodů.
Description
Vynález se týká způsobu vytváření propojovací metalizaění sítě, vhodné pro kontaktování velmi plytkých emitorů a vytváření dvou typů Schottkyho diod s různou výškou Schottkyho bariéry.
Stabilita a spolehlivost charakteristik kontaktů silicid-Si vede ke zvýšenému použití silicidů jako metalizačních materiálů v integrovaných obvodech. Standardní kontakty silicid platina PtSi - křemík Si jsou formovány depozicí platiny na křemíkový substrát přes masku, v oxidu křemičitém SiOg. Následuje žíhání pro vytvoření vrstvy silicidů platiny PtSi reakcí mezi platinou a křemíkovým substrátem. Vrstva silicidů platiny PtSi přes 50 nm silná-je všeobecně užívána, aby byl kontakt odolný proti následnému leptání nezreagované platiny. Při formování vrstvy silicidů platiny však dochází k jejímu nereprodukovatelnému zapuštění v kontaktech až do hloubkyzv 0,15 /um, což v případě plytkých emiěinitele.
Zmenšení hloubky kontaktu při zachované tloušťce silicidů platiny se v současné době řeší dvěma způsoby.
V prvním způsobu se deponuje série střídajících se tenkých vrstev platiny a křemíku na křemíkový substrát. Hloubka kontaktu je určena tloušťkou první vrstvy platiny, zatímco tloušťka silicidu platiny PtSi je určena celkovou tloušťkou platinových vrstev. K nevýhodám tohoto postupu patří časová náročnost a technologická obtížnost.
Ve druhém způsobu struktury, u kterých se difunduje emltor z vrstvy polykrystalického křemíku, využívají polykrystalický křemík současně jako bariéru proti zapuštění silicidů platiny PtSi. Přechod na struktury, kde emitor je vytvářen z polykrystalického křemíku, však znamená zásadní změny v technologickém postupu. 241 874
Výše uvedené nedostatky odstraňuje způsob vytváření propojovací metalizační sítě podle vynálezu, jehož podstata spočívá v tom, že po naprášení bariérové vrstvy^titanwolframu na předem připravené křemíkové substráty a po jejím odleptání přes fotolakovou masku z míst, kde má být vytvořen silicid platiny, následuje odstranění fotolaku, naprášení platiny a žíhání. V kontaktech nepokrytých bariérovou vrstvou titanwolframu se vytvoří silicid platiny. Při sleptání nezreagované platiny se odleptá i bariérová vrstva titanwolframu. Po naprášení dvouvrstvy titan wolfram - slitina AISiGu a jejím vytvarování přes masku je blok operací vytváření metalizační sítě ukončen.
Výhodou způsobu podle vynálezu je zabránění vytvoření silicidu platiny PtSi v emitorech a tím i odstranění problémů souvisejících s nereprodukovatelnou velikostí proudového zesilovacího činitele. Uvedený způsob je produktivní, reprodukovatelný a dále umožňuje vytvoření současně dvou typů Schottkyho diod PtSi a TiW.
Postup podle vynálezu je vysvětlen na příkladu pomocí obr. 1 až obr. 5. Výchozí struktura s vytvořenou aktivní strukturou v křemíkovém substrátu 2 a vyleptanými kontakty v oxidu křemičitém Si02 .2, připravená pro metalizační síí je na obr. 1. Na obr. 2 je naprášená bariérová vrstva titanwolframu TiW 2 o tloušíce 5 <2/ 200 nm, která je přes fotolakovou masku 4 odleptaná v roztoku HgOg 2 míst, ve kterých se bude vytvářet silicid platiny. Vrstva titanwolframu TiW zabrání vzniku silicidu platiny PtSi v emitorech a v kontaktech, kde budou později vytvořeny titanwolfrámové Schottkyho diody. Následuje odstranění fotolaku 4, naprášení vrstvy platiny 2 0 tloušťce 15 nm a žíhání při teplotě T · 450 °C, jak je znázorněno na obr. 3. V místech kontaktu s křemíkovým substrátem 2 se vytvoří silicid platiny 2·
Na obr. 4 je znázorněna situace po sleptání nezreagované platiny a bariérové vrstvy titanwolframu v roztoku kyseliny chlorovodíkové a kyseliny dusičné HC1 + HNO^ v poměru 3:1 při teplotě T » 50 °C. Technologický postup pokračuje depozicí druhé vrstvy titanwolframu £ a slitiny AISiCu 8 znázorněné na obr. 5. Vytvarováním dvouvrstvy titanwolframu 2. a slitiny AISiCu 2 přes masku je blok operací metalizační sítě ukončen, V emitorech a titanwolframových Schottkyho diodách je dvouvrstva titanwolfram
241 874
TiW 2 a slitina AISiCu 8, zatímco v ostatních konuaKtech je troj vrstva silicid platiny PtSi _6, titanwolfram TiW 2 a slitina AISiCu 8.
Způsob vytváření metalizaČní sítě podle vynálezu lze zahrnout do postupu výroby tranzistorů a bipolárních i unipolárních integrovaných obvodů.
Claims (1)
- PŘEDMĚT VYNÁLEZU241 874Způsob vytváření propojovací metalizační sítě vyznačený tím, že po naprášení bariérové vrstvy titanwolframu a po jejím odleptání přes fotolakovou masku z míst, kde má být vytvořen Silicíd platiny, následuje odstranění fotolaku, naprášení platiny a žíhání, načež v kontaktech nepokrytých bariérovou vrstvou titanwolframu se vytvoří silicid platiny a při sleptání nezreagOvané platiny se odleptá i bariérová vrstva titanwolframu a po naprášení dvouvrstvy titanwolfram, slitina AISiCu a jejím vytvarování přes masku je blok operací vytváření metalizační sítě ukončen.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS844852A CS241874B1 (cs) | 1984-06-25 | 1984-06-25 | Způsob vytváření propojovací metalizační sítě |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS844852A CS241874B1 (cs) | 1984-06-25 | 1984-06-25 | Způsob vytváření propojovací metalizační sítě |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CS485284A1 CS485284A1 (en) | 1985-08-15 |
| CS241874B1 true CS241874B1 (cs) | 1986-04-17 |
Family
ID=5392187
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CS844852A CS241874B1 (cs) | 1984-06-25 | 1984-06-25 | Způsob vytváření propojovací metalizační sítě |
Country Status (1)
| Country | Link |
|---|---|
| CS (1) | CS241874B1 (cs) |
-
1984
- 1984-06-25 CS CS844852A patent/CS241874B1/cs unknown
Also Published As
| Publication number | Publication date |
|---|---|
| CS485284A1 (en) | 1985-08-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4267012A (en) | Process for patterning metal connections on a semiconductor structure by using a tungsten-titanium etch resistant layer | |
| JP3128811B2 (ja) | 半導体装置の製造方法 | |
| JPH01252763A (ja) | 金属珪化物形成方法 | |
| JPS5815250A (ja) | 半導体装置の製造方法 | |
| US4742025A (en) | Method of fabricating a semiconductor device including selective etching of a silicide layer | |
| US5583074A (en) | Semiconductor circuit | |
| US4745089A (en) | Self-aligned barrier metal and oxidation mask method | |
| JPH0611076B2 (ja) | 半導体装置の製造方法 | |
| CS241874B1 (cs) | Způsob vytváření propojovací metalizační sítě | |
| JPS61208241A (ja) | 半導体装置の製造方法 | |
| JPS5823928B2 (ja) | ハンドウタイソウチノセイゾウホウホウ | |
| JPS6286715A (ja) | 半導体装置の製造方法 | |
| JPS6197826A (ja) | 半導体装置の製造方法 | |
| JP3323264B2 (ja) | 半導体装置の製造方法 | |
| JP2543192B2 (ja) | 半導体装置およびその製造方法 | |
| JP3421861B2 (ja) | 半導体装置の製造方法 | |
| KR100186985B1 (ko) | 반도체 소자의 콘택홀 매립 금속배선 형성방법 | |
| JPH0258225A (ja) | 半導体装置及びその製造方法 | |
| KR0137813B1 (ko) | 모스 트랜지스터(mosfet)의 금속 배선 형성 방법 | |
| JPH0427703B2 (cs) | ||
| JPS624317A (ja) | 半導体集積回路の製造方法 | |
| JPH11168072A (ja) | 半導体装置の製造方法 | |
| JPS63140525A (ja) | 半導体装置の製造方法 | |
| JPS5918632A (ja) | 半導体装置の電極形成方法 | |
| JPS63300568A (ja) | ショットキ−電極の形成方法 |