CS240596B1 - Zapojení obvodu pro vyhodnocování stavu elektrotechnických součástek - Google Patents
Zapojení obvodu pro vyhodnocování stavu elektrotechnických součástek Download PDFInfo
- Publication number
- CS240596B1 CS240596B1 CS842366A CS236684A CS240596B1 CS 240596 B1 CS240596 B1 CS 240596B1 CS 842366 A CS842366 A CS 842366A CS 236684 A CS236684 A CS 236684A CS 240596 B1 CS240596 B1 CS 240596B1
- Authority
- CS
- Czechoslovakia
- Prior art keywords
- evaluation
- block
- outputs
- electrical components
- circuit
- Prior art date
Links
Landscapes
- Power Conversion In General (AREA)
Abstract
Zapojení je určeno k vyhodnocování stavu elektrotechnických součástek, například sloupce tyristorů, kde se optické signály pro indikaci správné činnosti součástek zavádě jí do vyhodnocovacích obvodů. Vstupy těchto vyhodnocovacích obvodů jsou spojeny s výstupem generátoru zapínacích impulsů a výstupy jsou spojeny s odpovídajícími vstupy vyhodnocovacího bloku elektrotechnických součástek. Diagnostický signál lze odebírat buď přímo z výstupů vyhodnocovacího bloku, nebo po projití přizpůsobovacím blokem. Nejvhodnější oblastí aplikace je oblast vý konových polovodičových měničů, zejména měničů vysokého napětí. Zapojení lze využít dále k vyhodnocování stavu většího počtu prvků libovolné soustavy.
Description
Zapojení je určeno k vyhodnocování stavu elektrotechnických součástek, například sloupce tyristorů, kde se optické signály pro indikaci správné činnosti součástek zavádějí do vyhodnocovacích obvodů. Vstupy těchto vyhodnocovacích obvodů jsou spojeny s výstupem generátoru zapínacích impulsů a výstupy jsou spojeny s odpovídajícími vstupy vyhodnocovacího bloku elektrotechnických součástek. Diagnostický signál lze odebírat buď přímo z výstupů vyhodnocovacího bloku, nebo po projití přizpůsobovacím blokem.
Nejvhodnější oblastí aplikace je oblast výkonových polovodičových měničů, zejména měničů vysokého napětí. Zapojení lze využít dále k vyhodnocování stavu většího počtu prvků libovolné soustavy.
Vynález se týká zapojení obvodu pro vyhodnocování stavu elektrotechnických součástek, například sloupce sériově řazených tyristorů. Vynález se týká zejména oboru výkonových polovodičových měničů.
. Dosavadní známá zapojení řeší tento problém buď pomocí čítačů s postupnou kontrolou stavu jednotlivých součástek, nebo současnou kontrolou pomocí trojúhelníkové matice logických obvodů. V obou případech jsou zapojení pro větší počet součástek značně složitá. Další nevýhodou těchto zapojení je nemožnost změny vyhodnocovacího algoritmu a kódování výstupních signálů.
Výše uvedené nedostatky odstraňuje zapojení pro vyhodnocování stavu elektrotechnických součástek podle vynálezu. Jeho podstatou je, že vstupy vyhodnocovacích obvodů jsou spojeny s výstupem generátoru zapínacích impulsů, zatímco výstupy vyhodnocovacích obvodů jsou spojeny s odpovídajícími vstupy vyhodnocovacího bloku elektrotechnických součástek, tvořeného například sloupcem tyristorů. Tento vyhodnocovací blok blok má výstupy pro odběr diagnostického signálu.. Tyto výstupy mohou být spojeny s odpovídajícími vstupy přizpůsobovacího bloku, který má výstupy pro odběr diagnostického signálu. Vyhodnocovací blok sloupce elektrotechnických součástek je tvořen s výhodou naprogramovaným paměťovým obvodem. Jeho adresové vstupy tvoří vstupy vyhodnocovacího bloku sloupce elektrotechnických součástek a datové výstupy tvoří výstupy tohoto vyhodnocovacího bloku. Nepoužité adresové vstupy jsou vhodně ošetřeny. Paměťový blok je opatřen vstupem výběru pro trvalou aktivaci paměťového bloku.
Základní výhoda zapojení podle vynálezu spočívá v tom, že způsob vyhodnocování stavu elektrotechnických součástek je programovatelný a dovoluje přizpůsobit algoritmus vyhodnocení poruch požadavkům, kladeným na měnič. Další výhodou je, že zahojení je jednoduché i pro větší počet kontrolovatelných součástek. Kromě toho může být zapojení využito jak k diagnostice sloupce sériově řazených součástek, tak ke kontrole součástek v libovolném uspořádání.
Zapojení podle vynálezu je blíže vysvětleno na příkladu provedení podle připojených výkresů, na nichž značí obr. 1 blokové schéma zapojení obvodu pro vyhodnocování stavu elektrotechnických součástek, v tomto případě tyristorového sloupce, a obr. 2 schéma vyhodnocovacího bloku sloupce tohoto zapojení.
Na obr. 1 je znázorněno blokové schéma zapojení obvodu pro vyhodnocování tyristorového sloupce, tvořeného vyhodnocovacím obvody tyristorů 11 až ln, vyhodnocovacím blokem 2 sloupce tyristorů a přizpůsobovacím blokem 3. Do vyhodnocovacích bloků tyristorů 11 až ln se zavádějí optické signály 01 až On a dále na vstupy 111 až lln výstupní signál z výstupu 1 generátoru zapínacích impulsů. Výstupy 121 až 12n vyhodnocovacích obvodů tyristorů 11 až ln jsou připojeny k odpovídajícím vstupům 211 až 21n vyhodnocovacího bloku 2 sloupce, jehož výstupy 221 až 22m jsou spojeny s odpovídajícími vstupními svorkami přizpůsobovacího bloku 3, na jehož výstupech 321 až 32m jsou k dispozici diagnostické signály pro nadřazenou řídicí soustavu, případně k indikaci.
Toto zapojení pracuje tak, že od jednotlivých elektrotechnických součástek, v tomto případě tyristorů, se vede optický signál, nesoucí informaci o stavu součástky, do vyhodnocovacích obvodů 11 až ln. Tyto signály se ve vyhodnocovacích obvodech 11 až ln srovnávají s řídicím impulsem z výstupu 1 generátoru zapínacích impulsů. Během trvání řídicího signálu dochází ke konicidenci s optickým signálem a k vyhodnocení stavu sledované součástky ve vyhodnocovacím bloku
1. Diagnostické signály o. stavu tyristorů pro nadřazený řídicí systém nebo pro Indikaci lze odebírat přímo z výstupů 221 až 22m vyhodnocovacího bloku 2 nebo z výstupů 321 až 32m přizpůsobovacího bloku 3.
Na obr. 2 je znázorněno schéma vyhodnocovacího bloku 2 elektrotechnických součástek, například sloupce tyristorů, tvořeného paměťovým obvodem 4. Vstupní svorky 211 až 21n vyhodnocovacího bloku 2 sloupce tyristorů jsou spojeny s adresovými vstupy Al až An paměťového obvodu 4. Nepoužité adresové vstupy jsou vhodným způsobem ošetřeny. Datové výstupy Dl až Dm paměťového obvodu 4. jsou spojenyy s výstupními svorkami 221 až 22m vyhodnocovacího bloku 2 elektrotechnických součástek. Vstup výběru CS paměťového obvodu 4 je zapojen tak, aby paměťový obvod 4 byl trvale aktivován. Algoritmus vyhodnocování stavu součástek je dán obsahem paměti.
Podle naprogramovaného algoritmu vyhodnotí vyhodnocovací blok 2 na výstupu příslušné signály o poruše. Tyto signály se vedou po «příslušné úpravě do počítače. Zároveň je stav hodnocených součástek indikován i opticky.
Claims (3)
1. Zapojení obvodu pro vyhodnocování stavu elektrotechnických součástek, vyznačené tím, že vstupy (111) až (lln) vyhodnocovacích obvodů (11) až (ln) jsou spojeny s výstupem (1) generátoru zapínacích impulsů;. zatímco výstupy (121) až (12n) vyhodnocovacích obvodů (11) až (ln) jsou spojeny s odpovídajícími vstupy (211) až (21n) vyhodnocovacího bloku (2) elektrotechnických součástek, tvořeného například sloupcem tyristorů, majícího výstupy (221) až (22m) pro odběr diagnostického signálu.
2. Zapojení obvodu pro vyhodnocování stavu elektrotechnických součástek podle bodu 1, vyznačené tím, že vyhodnocovací blok (2) sloupce elektrotechnických součástek je tvořen naprogramovaným paměťovým obvodem (4) s ošetřenými nepoužitými adresovynAlezu vými vstupy, jehož adresové vstupy (AI) až (An) tvoří vstupy (211) až (21n) vyhodnocovacího bloku (2) sloupce elektrotechnických součástek, datové výstupy (Dl) až (Dn) tvoří výstupy (221) až (22m) vyhodnocovacího bloku (2) sloupce elektrotechnických součástek, přičemž paměťový blok (4) íe opatřen vstupem výběru (CS) pro trvalou aktivaci paměťového bloku (4).
3. Zapojení obvodu pro vyhodnocování stavu elektrotechnických součástek podle bodu 1 a 2, vyznačené tím, že výstupy (221) až (22m) vyhodnocovacího bloku (2) sloupce elektrotechnických součástek jsou spojeny s odpovídajícími vstupy (311) až (31m) přizpůsobovacího bloku (3), který je opatřen výstup (321) až (32m) pro odběr diagnostického signálu.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS842366A CS240596B1 (cs) | 1984-03-29 | 1984-03-29 | Zapojení obvodu pro vyhodnocování stavu elektrotechnických součástek |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS842366A CS240596B1 (cs) | 1984-03-29 | 1984-03-29 | Zapojení obvodu pro vyhodnocování stavu elektrotechnických součástek |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CS236684A1 CS236684A1 (en) | 1985-07-16 |
| CS240596B1 true CS240596B1 (cs) | 1986-02-13 |
Family
ID=5360595
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CS842366A CS240596B1 (cs) | 1984-03-29 | 1984-03-29 | Zapojení obvodu pro vyhodnocování stavu elektrotechnických součástek |
Country Status (1)
| Country | Link |
|---|---|
| CS (1) | CS240596B1 (cs) |
-
1984
- 1984-03-29 CS CS842366A patent/CS240596B1/cs unknown
Also Published As
| Publication number | Publication date |
|---|---|
| CS236684A1 (en) | 1985-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0582660B1 (en) | Device and method for multiplexing pins for in-system programming | |
| EP0598495B1 (en) | Programmable logic devices with spare circuits for replacement of defects | |
| US3681757A (en) | System for utilizing data storage chips which contain operating and non-operating storage cells | |
| EP0067301B1 (de) | Einrichtung zur Erzeugung von Prüfbits zur Sicherung eines Datenwortes | |
| EP0394575A1 (en) | Programmable logic device | |
| EP0530985A2 (en) | Programmable logic array integrated circuits | |
| EP0246905B1 (en) | Multi-stage apparatus with redundancy and method of processing data using the same | |
| JPS59221752A (ja) | エラ−検査・診断装置 | |
| US4485472A (en) | Testable interface circuit | |
| US4461000A (en) | ROM/PLA Structure and method of testing | |
| DE3587103T2 (de) | Elektrische schaltungseinrichtung und elektrisches schaltungsgeraet mit einem adressgenerator zur anwendung in einer solchen einrichtung. | |
| DE69026809T2 (de) | Verfahren zur Treibersteuerung integrierter Schaltungen während der Prüfung | |
| CS240596B1 (cs) | Zapojení obvodu pro vyhodnocování stavu elektrotechnických součástek | |
| KR900003884A (ko) | 대규모 반도체 집적회로 장치 | |
| US4894744A (en) | Information handling and control systems, and methods of testing the condition of electrical loads in such systems | |
| US5572198A (en) | Method and apparatus for routing in reduced switch matrices to provide one hundred percent coverage | |
| CN114448616B (zh) | 一种大规模综合处理平台的分布式并发毁钥方法 | |
| HU188105B (en) | Tester for groups of the input/output unit of a programable control | |
| US4206507A (en) | Field programmable read only memories | |
| DE102005018790A1 (de) | Integrierter Schaltkreis und Verfahren zum Betreiben und parallelen Testen von integrierten Schaltkreisen | |
| DE4407954C2 (de) | Halbleiterspeichereinrichtung | |
| JPS5953377A (ja) | エレベ−タの信号入力装置 | |
| GB2126013A (en) | Microprocessor system | |
| SU1654823A1 (ru) | Устройство дл контрол цифровых блоков | |
| SU873247A2 (ru) | Система дл контрол электрических параметров цифровых узлов |