DE3587103T2 - Elektrische schaltungseinrichtung und elektrisches schaltungsgeraet mit einem adressgenerator zur anwendung in einer solchen einrichtung. - Google Patents
Elektrische schaltungseinrichtung und elektrisches schaltungsgeraet mit einem adressgenerator zur anwendung in einer solchen einrichtung.Info
- Publication number
- DE3587103T2 DE3587103T2 DE8585200428T DE3587103T DE3587103T2 DE 3587103 T2 DE3587103 T2 DE 3587103T2 DE 8585200428 T DE8585200428 T DE 8585200428T DE 3587103 T DE3587103 T DE 3587103T DE 3587103 T2 DE3587103 T2 DE 3587103T2
- Authority
- DE
- Germany
- Prior art keywords
- circuit
- input
- control signal
- circuit unit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000004044 response Effects 0.000 claims description 17
- 230000006870 function Effects 0.000 claims description 7
- 238000012544 monitoring process Methods 0.000 claims description 7
- 230000001419 dependent effect Effects 0.000 claims description 2
- 238000000034 method Methods 0.000 description 6
- 230000008859 change Effects 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000009977 dual effect Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 230000000977 initiatory effect Effects 0.000 description 3
- 230000002457 bidirectional effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
- G06F12/0646—Configuration or reconfiguration
- G06F12/0684—Configuration or reconfiguration with feedback, e.g. presence or absence of unit detected by addressing, overflow detection
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
- G06F12/0646—Configuration or reconfiguration
- G06F12/0669—Configuration or reconfiguration with decentralised address assignment
- G06F12/0676—Configuration or reconfiguration with decentralised address assignment the address being position dependent
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/368—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control
- G06F13/374—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control using a self-select method with individual priority code comparator
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
- Tests Of Electronic Circuits (AREA)
- Memory System (AREA)
Description
- Die Erfindung betrifft eine elektrische Schaltungseinheit mit einer Anzahl von Schaltungseinheiten mit Verbindungen nach einem gemeinsamen Weg, wobei jede Schaltungseinheit einen Eingang zum Empfangen eines Steuersignals enthält, und mit einer Steuerschaltung mit einem ersten Eingang zum Empfangen eines Taktsignals, mit einem zweiten Eingang in Verbindung mit der Steuersignaleingang und mit einem Ausgang in Verbindung mit einem Eingang eines Adreßgenerators, der zum Erzeugen von Adressen in Beantwortung des daran zugeführten Taktsignals unter der Steuerung des Steuersignals vorgesehen ist.
- Die Erfindung bezieht sich weiter auf eine elektrische Schaltungseinheit, die sich zur Verwendung in einer elektrischen Schaltungsanordnung der eingangs erwähnten Art eignet.
- Ein Problem beim Entwerfen und Aufbauen elektronischer Systeme, die eine Anzahl von Schaltungseinheiten umfassen, ist die Zuordnung einer eindeutigen Identität oder Adresse zu jeder Schaltungseinheit. Derartige Schaltungseinheiten können RAMs, ROMs, Codecs, usw. sein, die beispielsweise in Form integrierter Schaltungen, von Hybridschaltungen oder Leiterplatten mit einer Anzahl diskreter und/oder integrierter Schaltungen ausgeführt sein können. Eine Möglichkeit ist die Zuordnung einer Adresse zu jeder Schaltungseinheit in der Herstellungsphase, aber dies führt sowohl zu einer Verteuerung der Schaltungseinheiten als auch zu einer größeren Möglichkeit des Einsatzes der Schaltungseinheiten an der falschen Stelle im System. Eine weitere Möglichkeit ist das Anbringen jeder Schaltungseinheit mit einer Anzahl von Programmierstiften, die mit inneren Decoderschaltgleisen und mit externen Potentialen entweder direkt oder über Schalter verbunden sind. Diese beiden Möglichkeiten können derart kombiniert werden, daß ein Teil der Adresse in der Herstellungsphase festgesetzt und ein Teil programmierbar ist. Der feste Teil der Adresse zeigt normalerweise die Art der Schaltung an, d. h. RAM, Codec, usw., während der programmierbare Teil die spezielle Schaltung dieses Typs identifiziert. Dies reduziert die Anzahl erforderlicher externer Stifte, die insbesondere wichtig ist, wenn die Schaltungseinheit als integrierte Schaltung ausgebildet ist, da die Selbstkosten einer integrierten Schaltung mit jedem vorgesehenen zusätzlichen Stift bedeutend höher wird. Jedoch ist die Anzahl der adressierbaren Schaltungseinheiten beschränkt, wenn die Anzahl der Programmierstifte nicht zu groß wird. Eine weitere Möglichkeit ist das Anbringen einer externen Adreßdecoderschaltung, die einen Freigabestift auf der integrierten Schaltung speist. Dies reduziert die Anzahl der erforderlichen Adressierstifte auf eins, aber hat den Nachteil, daß zusätzliche Schaltungselemente vorgesehen werden müssen, um die Durchführung der Adressierung zu ermöglichen, wodurch die Aufwand und die Komplexität des Systems größer werden.
- Wenn die Schaltungseinheiten als Leiterplatten (PCBs) gebildet werden, die entweder in eine Mutterplatte oder in einen Verdrahtungsrahmen eingesteckt werden, ist es üblich, Programmierschalter auf der PCB vorzusehen, die zum Ausgeben der PC-Adresse auf geeignete Weise eingestellt werden. Diese Anordnung hat eine Anzahl von Nachteilen, unter denen die Schwierigkeiten bei der Montage und dem Verlöten der Schalter auf der PCB, die Möglichkeit unrichtiger Einstellung der Schalter und das Gebiet der PCB, das die Schalter einnehmen, wodurch das verfügbare Plattengebiet für die Funktionsteile der Schaltungseinheit reduziert wird.
- In der GB-Patentschrift Nr. 1295332 ist eine elektrische Schaltungsanordnung und eine elektrische Schaltungseinheit der eingangs erwähnten Art beschrieben. Diese Beschreibung anhand der Fig. 6 und 7 dieser Patentschrift gibt eine Schaltungsanordnung mit einer Anzahl von Stationen, die mit einem Zwischenraum von etwa 10 m in einer Übertragungsleitung auseinanderliegen. Jede Station enthält einen Adreßgenerator, der durch ein über ein Gatter zugeführtes Taktsignal erhöht und dieses Gatter durch ein über die Übertragungsleitung übertragenes Start- und ein Stoppsignal geöffnet und geschlossen wird. Jede Station ist mit einem Hochfrequenz-(10 MHz)- Taktsignalgenerator versehen. Durch die Ausnutzung der Signalfortpflanzungsverzögerung über die Übertragungsleitung und durch die Gewährleistung eines Mindestzwischenraums zwischen Stationen kann ein Zeitunterschied im Öffnen des Gatters in jeder Station derart erhalten werden, daß der Unterschied größer ist als die Periode des Taktsignals. Daher liefert jeder Adreßgenerator eine andere Adresse. Diese Schaltungsanordnung kann vorteilhaft sein, wo ein großer Zwischenraum zwischen Stationen möglich ist, obgleich es auch höhere Anforderungen an die Taktsignalgeneratoren stellen kann, aber sie ist unpraktisch, wenn die Stationen durch kurze Abstände voneinander getrennt sind, da die erforderliche Taktfrequenz dementsprechend zu erhöhen ist.
- Der Erfindung liegt die Aufgabe zugrunde, das Anbringen einfacher Mittel zum Zuordnen von Adressen zu jeder Einheit einer Anzahl von Schaltungseinheiten in einer Schaltungsanordnung zu ermöglichen.
- Die erfindungsgemäße elektrische Schaltungsanordnung der eingangs erwähnten Art ist dadurch gekennzeichnet, daß die Schaltungsanordnung eine Steueranordnung zum Erzeugen aufeinanderfolgender Steuersignale synchron mit dem Taktsignal und zum Anlegen der aufeinanderfolgenden Steuersignale an den zweiten Eingang der Steuerschaltung aufeinanderfolgender Schaltungseinheiten der Anzahl von Schaltungseinheiten enthält.
- Durch das Erzeugen der aufeinanderfolgenden Steuersignale synchron mit den Taktsignalen ist es möglich, das Anlegen des Steuersignals an jede Schaltungseinheit von ihrem Abstand zur Quelle des Steuersignals unabhängig zu machen. Also wird die Frequenz des Taktsignals nicht durch den Abstand zwischen den Schaltungseinheiten beeinträchtigt. Die aufeinanderfolgenden Steuersignalen an die aufeinanderfolgenden Steuereinheiten steuern die Adreßgeneratoren in den aufeinanderfolgenden Schaltungseinheiten und sorgen so für eine zu jeder Schaltungseinheit zugehörige Adresse.
- Jede Schaltungseinheit kann einen Steuersignalausgang in Verbindung mit dem Steuersignaleingang wenigstens einer möglichen folgenden Schaltungseinheit besitzen. Auf diese Weise ist Kettenschaltung der Schaltungseinheiten vorgesehen.
- Die Steueranordnung kann eine Unteranordnung in jeder Schaltungseinheit enthalten, wobei ein erster Eingang jeder Unteranordnung mit dem Steuersignaleingang ihrer jeweiligen Schaltungseinheit verbunden ist, das Taktsignal an einen zweiten Eingang jeder Unteranordnung gelegt und ein Ausgang jeder Unteranordnung mit dem Steuersignaleingang ihrer jeweiligen Steuereinheit verbunden werden, und jede Unteranordnung zum Erzeugen eines der aufeinanderfolgenden Steuersignale nach dem Empfang eines Steuersignals an ihrem ersten Eingang vorgesehen wird. Dies ermöglicht die Standardisierung der Schaltungseinheiten und eine praktische Verwirklichung der Steueranordnung. Dies ermöglicht ebenfalls jederzeit die Erweiterung der Anzahl von Schaltungseinheiten.
- Für jede Schaltungseinheit kann die Unteranordnung ihr Steuersignal um eine Periode des Taktsignals nach dem Empfang des Steuersignals an ihrem Eingang erzeugen. Dies ermöglicht eine schnelle Verwirklichung der Adreßerzeugung sowie auf einfache Weise die Zuordnung aufeinanderfolgender Adressen an aufeinanderfolgende Schaltungseinheiten.
- Das Anlegen des Taktsignals an den Adreßgenerator einer Schaltungseinheit kann in Beantwortung des Steuersignals an den Steuersignaleingang dieser Schaltungseinheit abgeblockt werden.
- Jede Unteranordnung kann eine getaktete bistabile Schaltung mit einem an den Steuersignaleingang ihrer zugeordneten Schaltungseinheit verbundenen Eingang, einen an den Steuersignalausgang ihrer zugeordneten Schaltungseinheit verbundenen Ausgang und einen Takteingang zum Empfang des Taktsignals enthalten. Auf diese Weise wird eine einfache Verwirklichung der Unteranordnung geboten. Der Steuersignaleingang der ersten Einheit kann mit einer Bezugspotentialquelle verbunden werden.
- In dieser Anordnung können die Schaltungseinheiten kettenweise verbunden werden, wobei das Signal an dem Steuersignaleingang der ersten Einheit in der Kette jedem folgenden Glied in der Kette bei Taktimpulsintervallen zugeführt wird, wodurch jede Einheit um einen Taktimpuls mehr als die vorangehende Einheit in der Kette zählen kann und automatisch jeder Einheit in der Kette aufeinanderfolgende Adressen zugeordnet werden. Es sei bemerkt, daß, da die Glieder zwischen den Einheiten normalerweise Leiterspuren auf einer Leiterplatte oder Drahtglieder zwischen Leiterplatten sind, aufeinanderfolgende Einheiten in der Kette einander physikalisch nicht benachbart zu sein brauchen. Die Glieder zwischen den Einheiten können derart angeordnet werden, daß jede der Einheiten eine beliebige Stelle in der Kette zugewiesen wird. Dies kann wichtig sein, wenn die Schaltungsanordnung aus integrierten Schaltungen in Verbindung mit einem I²C-Bus angefertigt, und die Priorität einer speziellen Schaltungseinheit von ihrer Adresse abhängig ist. Der I²C-Bus wird beispielsweise in "Electronic Components and Applications", Vol. 5, Nr. 1, November 1982, S. 19 und 20 und in der europäischen Patentanmeldung Nr. 0051332A beschrieben.
- Zum Überwachen des Zustands des Steuersignalausgangs der letzten Einheit in der Folge können Mittel vorgesehen werden. Dies ermöglicht die Detektion der erfolgreichen Erzeugung von Adressen durch alle Schaltungseinheiten, eines Fehlers in einer der Einheiten oder in der Verbindung zwischen zwei oder mehreren der Einheiten, wodurch die Fortpflanzung des Adreßerzeugungssteuersignals in der Kette verhindert wird.
- Wenigstens eine Schaltungseinheit kann Mittel zum Ermöglichen der Verwendung des Steuersignaleingangs und/oder des Steuersignalausgangs für andere Schaltungsfunktionen enthalten, sobald der Adreßgenerator die Adresse erzeugt hat.
- Die Mittel zum Ermöglichen der Verwendung des Steuersignaleingangs und/oder Ausgangs für andere Zwecke können in Beantwortung eines Signals aus den Überwachungsmitteln betreibbar sein.
- Wenigstens eine Schaltungseinheit kann Mittel zum Ändern der in dem Adreßgenerator in Beantwortung der geeigneten Signale zur Schaltungseinheit erzeugten Adresse enthalten.
- Die Steueranordnung kann eine Anzahl von Ausgängen umfassen, wobei ein einzelner Ausgang mit dem Steuersignaleingang einer jeweiligen Schaltungseinheit verbunden wird. Mit dieser Anordnung kann ein Steuersignalausgangsstift in jeder Schaltungseinheit erspart werden. Die Steueranordnung kann ein Schieberegister enthalten.
- Also kann die Steueranordnung im wesentlichen von den Schaltungseinheiten getrennt sein und diese Ausführungsform erfordert keine Schaltungseinheiten, die mit einem Steuersignalausgang versehen werden.
- Die Erfindung schafft weiter eine elektrische Schaltungseinheit, die sich zur Verwendung in einer elektrischen Schaltungsanordnung der eingangs erwähnten Art eignet, wobei die Schaltungseinheit Mittel zum Erkennen eines zugeführten Adreßsignals, einen Adreßgenerator, einen Eingang zum Empfangen eines Steuersignals und eine Steuerschaltung mit einem ersten Eingang zum Empfangen eines Taktsignals, einen zweiten mit dem Steuersignaleingang verbundenen Eingang und einen mit einem Eingang des Adreßgenerators verbundenen Ausgang enthält, wobei der Adreßgenerator zum Erzeugen von Adressen in Beantwortung des zugeführten Taktsignals unter der Steuerung des Steuersignals vorgesehen ist.
- Das Aufnehmen eines Adreßgenerators in die Schaltungseinheit ermöglicht die Herstellung jeder Schaltungseinheit eines vorgegebenen Typs in identischer Form ohne daß zusätzliche Stifte zum Einstellen der Adresse getrennt vom Steuersignaleingang und möglicherweise einer für das Taktsignal erforderlich sind, wenn die Schaltungseinheit für andere Zwecke keinen Systemtakt erfordert.
- Dies ist insbesondere vorteilhaft, wenn wegen der wesentlich höheren Herstellungskosten jedes zusätzlichen Stifts die Schaltungseinheiten integrierte Schaltungen oder Hybridschaltungen enthalten, aber ist auch vorteilhaft, wenn die Schaltungseinheit eine oder mehrere Leiterplatten enthält, da die Anzahl der Randsteckerklemmen häufig ein beschränkender Faktor in der Komplexität von Schaltungen ist, die auf einer einzigen Leiterplatte angebracht werden können. Weiter können im vorgegebenen System alle Leiterplattenklemmen durch eine Standardbusspezifikation, beispielsweise den VME-Bus, Systemfunktionen zugeordnet werden. Einzelheiten des VME-Busses wurden von der Mostek Corporation in der VME-Bus-Technical Specification veröffentlicht, auf die zum Bestimmen der erforderlichen Signale und der Verfügbarkeit für Systeme unter Verwendung des VME-Busses für Verbindungen zwischen Schaltungseinheiten verwiesen wird.
- Jede Schaltungseinheit kann eine Unteranordnung der Steueranordnung enthalten, wobei ein erster Eingang der Unteranordnung mit dem Steuersignaleingang der Schaltungseinheit verbunden ist, das Taktsignal an einen zweiten Eingang der Unteranordnung gelegt und ein Ausgang der Unteranordnung mit einem Steuersignalausgang der Schaltungseinheit verbunden werden, und jede Unteranordnung zum Erzeugen eines Steuersignals am Steuersignalausgang nach dem Empfang des Steuersignals an ihrem ersten Eingang vorgesehen werden.
- Die Unteranordnung kann ihr Steuersignal um eine Periode des Taktsignals nach dem Empfang des Steuersignals an ihrem Eingang erzeugen.
- In Beantwortung des Steuersignals an den Steuersignaleingang kann das Anlegen des Taktsignals an den Adreßgenerator abgeblockt werden.
- Jede Unteranorndung kann eine getaktete bistabile Schaltung mit einem an den Steuersignaleingang angeschlossenen Eingang, einen an den Steuersignalausgang angeschlossenen Ausgang und einen Takteingang zum Empfangen des Taktsignals enthalten.
- Der Adreßgenerator kann eine von dem Taktsignal gesteuerte Zählschaltung enthalten. Der Adreßgenerator kann in Beantwortung jedes Taktimpulses um eins erhöht werden.
- Die Schaltungseinheit kann Mittel zum Freigeben des Steuersignaleingangs und/oder Steuersignalausgangs zur Verwendung für andere Schaltungsfunktionen enthalten, sobald die Adresse erzeugt ist.
- Die Mittel zum Freigeben des Steuersignaleingangs und/oder des Ausgangs zur Verwendung für andere Zwecke können in Beantwortung eines von den Überwachungsmitteln erzeugten Signals betreibbar sein.
- Dies reduziert zusätzlich die Anzahl der für die Schaltungseinheit erforderlichen externen Stationen. Beispiele weiterer Systemfunktionen, in denen bereits Kettenschaltungen verwendet werden, sind die Unterbrechungsprioritätsleitungen IACKIN und IACKOUT im VME-Bus und IEI und IEO im Z80 Mikrocomputersystem von Zilog Inc.
- In Beantwortung geeigneter Signale an die Schaltungseinheit kann die Schaltungseinheit Mittel zum Ändern der Adresse aus dem Adreßgenerator enthalten. Also kann nach dem Aufstellen eines Anfangs-Adressierverzeichnisses dieses Verzeichnis darauf geändert werden. Dies kann in Systemen wie I²C-Bus vorteilhaft sein, in denen die Priorität einer vorgegebenen Schaltungseinheit von ihrer Adresse abhängig ist. Wenn die Adresse änderbar gemacht wird, kann die einer speziellen Schaltungseinheit zugeordnete Priorität beliebig geändert werden und braucht nicht von ihrer physikalischen Position im System abhängig zu sein.
- Ausführungsbeispiele der Erfindung werden nachstehend anhand der Zeichnung näher erläutert. Es zeigen
- Fig. 1 ein Blockschaltbild eines ersten Ausführungsbeispiels einer erfindungsgemäßen Schaltungsanordnung,
- Fig. 2 ein Blockschaltbild eines zweiten Ausführungsbeispiels einer erfindungsgemäßen Schaltungsanordnung,
- Fig. 3 ein Blockschaltbild eines dritten Ausführungsbeispiels einer erfindungsgemäßen Schaltungsanordnung,
- Fig. 4 ein erstes Ausführungsbeispiel einer erfindungsgemäßen elektrischen Schaltungseinheit, die zur Verwendung in der Schaltungsanordnung nach Fig. 1 oder 2 verwendbar ist, und
- Fig. 5 ein zweites Ausführungsbeispiel einer erfindungsgemäßen elektrischen Schaltungseinheit, die sich zur Verwendung in der Schaltungsanordnung nach Fig. 1 oder 2 eignet.
- In Fig. 1 ist eine Schaltungsanordnung mit einer Anzahl von Schaltungseinheiten 1-1 bis 1-n dargestellt, die je einen Eingang AI und einen Ausgang AO enthalten, wobei die Einheiten in der Folge derart angeordnet sind, daß der AO- Ausgang einer jeden Einheit mit dem AI-Eingang der folgenden Einheit verbunden ist. Die Schaltungseinheit kann viele Formen haben, beispielsweise einzelne integrierte Schaltungen, vollständige Leiterplatten, oder Computerstationen. Der AI-Eingang der ersten Einheit 1-1 ist mit einer Eingangsklemme 10 und der AO-Ausgang der letzten Einheit 1-n mit einer Ausgangsklemme 11 verbunden. Eine Klemme 12, an die im Betrieb ein Taktsignal angelegt wird, ist mit einem Takteingang jeder der Einheiten 1-1 bis 1-n verbunden. Jede Einheit 1-1 bis 1-n enthält einen Adreßgenerator, dessen Zustand in Beantwortung des Taktsignals geändert wird, bis das Signal an seinem AI- Eingang auf logisch "1" liegt und jede Einheit zum Erzeugen einer logischen "1" an ihrem Ausgang AO beim Taktimpuls angeordnet ist, nachdem eine logische "1" an ihrem AI-Eingang erscheint. Eine einfache Methode zum Ändern des Zustands des Adreßgenerators in Beantwortung des Taktsignals ist die Bildung des Adreßgenerators als Zählschaltung und seine Ausführung zum Zählen der zugeführten Taktimpulse. Also wird in diesem Fall die Adresse durch jeden zugeführten Taktimpuls inkrementiert. Jedoch kann der Zustand des Adreßgenerators beim Auftreten eines Taktimpulses auf jede beliebige Weise geändert werden. Beispielsweise ließe sich der Adreßgenerator als Festwertspeicher ausbilden, bei dem die Taktimpulse durch Speicheradressen gezählt werden, so daß der Inhalt jeder Speicherstelle als Schaltungseinheitsadresse verwendbar ist. Also wenn die Adreßgeneratoren zum Erzeugen von Adressen für jede der Einheiten 1-1 bis 1-n Zählschaltungen enthalten, wird eine logische "1" an die Klemme 10 gelegt. Beim folgenden Taktimpuls erscheint diese logische "1" am Ausgang AO der Einheit 1-1. Die Adreßgeneratoren der Einheiten 1-2 bis 1-n werden inkrementiert, aber der der Einheit 1-1 nicht, da er eine logische "1" an seinem AI-Eingang führt. Beim folgenden Taktimpuls erscheint eine logische "1" am Ausgang AO der Einheit 1-2 und die Adreßgeneratoren der Einheiten 1-3 bis 1-n werden erneut inkrementiert, aber die der Einheiten 1-1 und 1-2 nicht, da beide Einheiten eine logische "1" an ihren AI-Eingängen führen. Dieser Vorgang wiederholt sich, bis alle Einheiten 1-1 bis 1-n eine logische "1" an ihren AI-Eingängen führen und daher werden die Einheiten 1-1 bis 1-n zum Führen erhöhender Adressen in der Länge der Kette eingestellt, wobei die momentane Adresse nur von der Position der Einheit in der Kette abhängig ist.
- Zum Detektieren der Einstellung aller Adressen kann der Zustand der Klemme 11, die mit dem AO-Ausgang der Einheit 1-n verbunden ist, dazu überwacht werden, festzustellen, wenn sie sich mittels einer Überwachungseinheit 13 nach einer logischen "1" ändert. Die Einheit 13 kann eine hörbare oder sichtbare Warneinrichtung enthalten, wie z. B. eine Lampe, die anzeigen kann, wenn der Zustand der Klemme 11 eine logische "0" ist, oder die betrieben werden kann, wenn der Zustand der Klemme 11 nach einer logischen "1" geht, um anzugeben, daß der Adreßeinstellvorgang ganz ausgeführt ist. Die Einheit 13 kann auch oder auf andere Weise ein Ausgangssignal erzeugen, das an einem Systemregler gelangt, um anzugeben, daß die Adreßerzeugungsphase vervollständigt wurde. Die Einheit 13 kann ebenfalls oder auf andere Weise ein Ausgangssignal erzeugen, das an einen Systemregler gelangt, um anzugeben, daß die Adreßerzeugungsphase zu Ende geführt wurde, und das direkt oder über einen Systemregler an die Schaltungseinheiten gelegt werden kann. Dieses Signal kann bewirken, daß die M- und AO-Klemmen der Schaltungseinheiten vom Adreßgenerator gelöst und an andere Funktionseinheiten in den Schaltungseinheiten angeschlossen werden, beispielsweise Unterbrechungsanforderer/Regler. Auf andere Weise kann die Anzahl der zugeführten Taktimpulse deshalb gezählt werden, daß genügend Zeit verlaufen ist, um alle Adressen zu erzeugen. Wenn die alternative Methode verwendet wird, werden jedoch fehlerhafte Einheiten nicht detektiert, und wenn die Kette unterbrochen ist, erzeugen manche Einheiten ihre eigenen Adressen nicht.
- In Fig. 2 ist eine Schaltungsanordnung dargestellt, in der Schaltungseinheiten 20-1 bis 20-3, 30-1 bis 30-4, 40-1 und 40-2 in drei Abzweigen angeordnet sind. Die Schaltungsanordnung enthält einen Eingang 110, an den zum Erzeugen von Adressen für die Schaltungseinheiten ein Signal angelegt wird, und einen Eingang 112, über den ein Taktsignal an jede der Schaltungseinheiten gelegt wird. Wie nach der Beschreibung anhand der Fig. 1, wobei eine logische "1" an den AI-Eingang der Schaltungseinheit 30-1 gelangt, wird dem Taktsignal das Inkrementieren des Adreßgenerators in der Schaltungseinheit 30-1 verhindert, aber die Adreßgeneratoren in allen anderen Schaltungseinheiten werden inkrementiert und gleichzeitig wird die logische "1" am M-Eingang der Einheit 30-1 auf ihren AO-Ausgang übertragen. Beim folgenden Taktimpuls werden die Adreßgeneratoren der Schaltungseinheiten 20-1, 30-2 und 40-1 ebenfalls abgeblockt und es wird eine logische "1" auf ihre AO-Ausgänge übertragen, während die Adreßgeneratoren der anderen Schaltungseinheiten abermals inkrementiert werden. Dieser Vorgang setzt sich fort, bis alle Einheiten ihre Adressen eingestellt haben, d. h. es erscheint eine logische "1" an den Ausgangsklemmen 113, 114 und 115.
- Ein Aufbau gleich dem nach Fig. 2 kann nützlich sein, wenn jede Einheit eine Adresse hat, die einen festen Teil, der mit dem Einheitstyp im Zusammenhang steht und in die Einheit bei der Herstellung eingebaut wird, und einen variablen Teil enthält, der die Einheitszahl in dem Einheitstyp definiert. Also können die Einheiten 20-1 bis 20-3 RAMs, die Einheiten 30-1 bis 30-4 ROMs und die Einheiten 40-1 und 40-2 Anzeigetreiber sein.
- In Fig. 3 ist ein alternatives Ausführungsbeispiel dargestellt, in dem die Schaltungseinheiten 50-1 bis 50-n nicht in Kettenschaltung miteinander verbunden, sondern mit ihren AI-Eingängen an die Ausgänge einer Steueranordnung 51 angeschlossen sind. Die Steueranordnung kann beispielsweise ein Schieberegister oder ein Festwertspeicher (ROM) oder eine von einem Mikroprozessor gesteuerte Schaltung sein. Ein Taktsignal gelangt an die Klemme 52 und die Adreßgeneratoren in den Schaltungseinheiten 50-1 bis 50-n werden inkrementiert, solange ihre AI-Eingänge auf einer logischen "0" bleiben. Die Taktimpulse durchlaufen auch die Steueranordnung 51, so daß der Zustand der AI-Eingänge der einzelnen Schaltungseinheiten auf geeignete Weise synchron mit den Taktimpulsen einstellbar ist. Da in diesem Ausführungsbeispiel das Adreßgeneratorsteuersignal nicht von Einheit zu Einheit durchgegeben wird, ist kein AO-Ausgang erforderlich.
- In manchen Bedingungen kann es erwünscht sein, die Adressen der Schaltungseinheiten zu ändern, und die Anordnung nach Fig. 3 kann zu diesem Zweck verwendet werden, wenn die Adreßgeneratoren so geändert werden, daß sie anders als durch Abschalten der Energie rückstellbar sind. Dies ist durch Vorsehen eines weiteren Eingangs in den Schaltungseinheiten erreichbar, an die ein Signal zum Rückstellen des Adreßgenerators gelegt werden kann. Auf andere Weise kann die Energie abgeschaltet werden, wenn Adreßneuzuweisung durchzuführen ist.
- In Fig. 4 ist ein Schaltbild einer Schaltungseinheit 1-n nach der Erfindung dargestellt, die sich für Aufnahme in die Anordnungen nach Fig. 1, 2 oder 3 eignet. Die Schaltungseinheit enthält eine erste Klemme 100, die dem AI- Eingang der Einheiten der Fig. 1, 2 und 3 entspricht, eine zweite Klemme 101, die dem Takteingang der Schaltungseinheiten, und eine dritte Klemme 102, die dem AO- Ausgang der Einheiten nach Fig. 1 und 2 entsprechen. Die Klemme 101 ist mit dem D- Eingang einer bistabilen Schaltung 103 vom D-Typ und über einen Inverter 104 mit einem ersten Eingang eines UND-Gatters 105 verbunden. Die Klemme 101 ist mit dem Takteingang der bistabilen D-Schaltung 103 und mit einem zweiten Eingang des UND- Gatters 105 verbunden. Eine Einschaltrückstellschaltung 106, die ein Rückstellsignal mit einer gewünschten Dauer erzeugt, wenn zum ersten Mal Energie angelegt wird, ist mit Rückstelleingängen der bistabilen D-Schaltung 103 und der Zahlschaltung 107 verbunden. Der Ausgang des UND-Gatters 105 ist mit einem Takteingang der Zahlschaltung 107 und der Q-Ausgang der bistabilen D-Schaltung 103 ist mit der Klemme 102 verbunden.
- Wenn der Anordnung Energie zugeführt wird, erzeugt die Schaltung 106 einen Impuls, der die bistabile D-Schaltung 103 rückstellt, so daß ihr Q- Ausgang eine logische "0" führt und die Zahlschaltung nach einem Anfangszustand zurückstellt, der, aber nicht notwendigerweise, vollständig mit Nullen belegt ist. Wenn das Signal an der Klemme 100 eine logische "0" führt und Taktimpulse an die Klemme 101 gelangen, wird die Zahlschaltung 107 durch jeden Taktimpuls inkrementiert, die bistabile D-Schaltung 103 bleibt im rückgestellten Zustand und somit bleibt eine logische "0" an der Klemme 102 vorhanden. Wenn das Signal an der Klemme 100 nach einer logischen "1" geht, wird das UND-Gatter 105 abgeblockt, es werden keine Taktimpulse an die Zählschaltung 107 gelegt und sie wird somit nicht mehr inkrementiert.
- Weiter ändert die bistabile D-Schaltung 103 ihren Zustand beim Erscheinen des ersten Taktimpulses, wonach die logische "1" am Eingang 100 erscheint und damit eine logische "1" am Ausgang 102 bewirkt. Danach können sie durch Anschließen der Adreßgeneratoren in einer Kette zum Erzeugen inkrementell erhöhter Adressen über die Länge der Kette gebracht werden. Die Zählschaltung 107, die die Form beispielsweise eines Binärzählers oder eines Schieberegisters haben kann, bestimmt die Adresse ihrer Schalteinheit durch den Zustand ihrer Ausgänge. Die Schaltungseinheit ist weiter mit einem Adreßdecoder zum Decodieren ankommender Adressen versehen. Die ankommende Adresse kann abhängig vom Systementwurf eine serielle oder parallele Form haben und die Schaltungseinheit kann die geeignete Adreßdecodierungsschaltkreise enthalten.
- Wie in Fig. 4 dargestellt, ist die Schaltungseinheit 1-n zum Empfangen und Decodieren von Adressen in paralleler Form an den Eingängen 120-1 bis 120-n angeordnet. Diese Eingänge werden über eine n-Bit-Vielfachleitung 123 mit einem Komparator 122 verbunden. Die Ausgänge der Zahlschaltung 107 gelangen über eine weitere n-Bit-Vielfachleitung 121 zum Komparator 122. Wenn die angelegte Adresse und die Adresse in der Zahlschaltung 107 übereinstimmen, wird ein Ausgangssignal auf der Leitung 124 erzeugt und einem Funktionsabschnitt 125 der Schaltungseinheit zugeführt.
- Verschiedene andere Anordnungen zum Empfangen und Decodieren von Adressen sind möglich und werden dem versierten Fachmann bekannt sein, beispielsweise können die Adressen über eine einfache Leitung seriell empfangen und einem Serien/Parallel-Wandler, wie z. B. einem Serien-ein/Parallel-aus-Schieberegister, zugeführt werden. Eine derartige Anordnung reduziert die Anzahl der erforderlichen Adressierstiften, aber verlängern die erforderliche Zeit zum Empfangen und Erkennen einer Adresse.
- Der Takteingang 101 kann eine doppelte Aufgabe erfüllen, wobei ein Systemtakt für den Betrieb des funktionellen Teils 125 der Schaltungseinheit erforderlich ist, und in diesem Fall wird er keine Vergrößerung der Anzahl von der Schaltungseinheit benötigter Eingangsklemmen erfordern. Weiter kann die Schaltungseinheit ihren eigenen inneren Taktgenerator enthalten und ein Ausgang dieses Taktgenerators kann zum Inkrementieren des Adreßgenerators verwendet werden, vorausgesetzt die Taktgeneratoren aller Schaltungseinheiten sind synchronisiert.
- Die Zahlschaltung 107 kann eine Schaltung sein, die eine Anzahl von Zuständen in Beantwortung eines Taktsignals durchlaufen kann und könnte beispielsweise ein Festwertspeicher sein, dessen Speicherstellen wieder durch die Taktimpulse adressiert werden. Also könnten nicht sequentielle Adressen auf einfache Weise erzeugt werden.
- Der A1-Eingang 100 und A0-Ausgang 102 könnten Doppeleingänge/Doppelausgänge sein. Also wenn die Schaltungseinheiten einen Teil eines Computersystems bilden (Mikro, Mini oder Hauptrahmen), sind Unterbrechungsleitungen und/oder Busprioritätsleitungen in Kettenschaltung verbindbar, um zunächst die Schaltungseinheitsadressen zu erzeugen und dann durch Aufnehmen geeigneter Logikschaltkreise in die Schaltungseinheiten und den Zentralprozessor nach ihre andere Funktion zurückzukehren. Es ist selbstverständlich notwendig, daß in diesem Fall die einmal eingestellt Adresse von der Schaltungseinheit festgehalten wird, bis in der Anordnung eine mögliche Instruktion zum Ändern der Adresse erzeugt wird.
- Die bistabile D-Schaltung 103 bildet eine Unteranordnung der Steueranordnung für die Schaltungsanordnungen nach Fig. 1 und 2. In diesen Ausführungsbeispielen ist die Steueranordnung wenigstens teilweise auf die Schaltungseinheiten verteilt. Dies ermöglicht die automatische Erweiterung der Steueranordnung zum Aufnehmen zusätzlicher Schaltungseinheiten durch einfaches Zufügen der Schaltungseinheit.
- Die Schaltungseinheit 200 nach Fig. 5 enthält Mittel zum Ermöglichen der Doppelverwendung der A1- und AO-Stifte und zum Ändern der Adresse der Schaltungseinheit, nachdem die Anfangsadresse eingestellt wurde. Eine Klemme 201 bildet den A1-Eingang und eine Klemme 202 bildet den AO-Ausgang. Die Klemme 201 ist mit der Klemme eines Umschalters 203 verbunden, während die Klemme 202 mit der Klemme eines Umschalters 204 verbunden ist. Eine Klemme 205 ist mit einem Steuereingang der beiden Umschalter 203 und 204 verbunden. Ein erster Kontakt des Umschalters 203 ist mit dem D-Eingang einer bistabilen D-Schaltung 206 und mit dem Eingang eines Inverters 207 verbunden, während ein zweiter Kontakt des Umschalters 203 mit einem Eingang einer Unterbrechungssteuerschaltung 208 verbunden ist. Der Ausgang der Unterbrechungssteuerschaltung 208 ist mit einem zweiten Kontakt des Umschalters 204 verbunden, während der Q-Ausgang der bistabilen D-Schaltung 206 mit einem ersten Kontakt des Umschalters 204 und mit einem ersten Kontakt des Umschalters 204 und mit einem ersten Eingang eines UND-Gatters 209 über einen Inverter 219 verbunden ist. Eine Klemme 210 ist mit einem zweiten Eingang des UND- Gatters 209 verbunden, während der Ausgang des UND-Gatters 209 an einen ersten Eingang eines UND-Gatters 211 und an den Takteingang der bistabilen D-Schaltung 206 angeschlossen ist. Der Ausgang des Inverters 207 ist mit einem zweiten Eingang des UND-Gatters 211 verbunden, während der Ausgang des UND-Gatters 211 an einen Takteingang einer Zahlschaltung 212 angeschlossen ist. Eine Klemme 213 ist mit Rückstelleingängen der bistabilen D-Schaltung 206 und mit der Zählschaltung 212 verbunden. Die Zählschaltung 212 enthält ebenfalls Eingänge, mit denen eine Datenvielfachleitung 214 verbunden ist, wobei die Datenvielfachleitung 214 ebenfalls mit dem funktionellen Teil 215 der Schaltungseinheit 200 verbunden ist. Eine Steuerleitung 216 ist ebenfalls zwischen der Zählschaltung 212 und dem Funktionsteil 215 angeschlossen. Die Ausgänge der Zählschaltung 212 werden mit einer ersten Gruppe von Eingängen eines Komparators 217 verbunden, während die Klemmen 220-1 bis 220-n an eine zweite Gruppe von Eingängen des Komparators 217 angeschlossen werden. Das Komparatorausgangssignal gelangt über eine Leitung 218 zum Funktionsteil 215. Weitere Eingangsklemmen 221-1 bis 221-n und Ausgangsklemmen 222-1 bis 222-n sind mit dem Funktionsteil 215 verbunden.
- Im Betrieb gelangt ein Einleitungssignal an die Klemme 213 zum Setzen der bistabilen Schaltung 206 in den Zustand, in dem ihr Q-Ausgang eine logische "0" führt, und zum Setzen der Zahlschaltung in einem gewünschten Anfangszustand. Dieses Signal kann auch an die Schaltungskreise 203 und 204 gelegt werden, um sie, in der Zeichnung den Zustand der Klemme 205 annehmen zu lassen oder auch die Klemme 205 zu ersetzen. Auf andere Weise kann das Einleitungssignal in der Schaltungseinheit erzeugt werden, wenn die Energie zum ersten Mal zugeführt wird. Ein Systemtaktsignal gelangt über eine Klemme 210 an einen Eingang des UND-Gatters 209 und durchläuft das Gatter, bis die bistabile Schaltung 206 den Zustand ändert. Wie mit der Schaltungseinheit in Fig. 4 angegeben, wird die Zählschaltung 212 durch die Taktimpulse inkrementiert, bis eine logische "1" an der Klemme 201 erscheint. Wenn dies geschieht, läßt das Gatter 211 Taktimpulse zur Zählschaltung 212 nicht länger durch und der folgende Taktimpuls bewirkt die Änderung des Zustands der bistabilen Schaltung 206, wonach keine weiteren Taktimpulse das UND-Gatter 209 durchlaufen und eine logische "1" auf den A0-Ausgang 202 übertragen wird. Bis jetzt ist der Betrieb der Adreßerzeugungsschaltkreise gleich dem nach Fig. 2 mit Ausnahme der Rückkopplung vom Q-Ausgang der bistabilen Schaltung 206 zum Takteingang, und die Aufgabe dieses Vorgangs wird nachstehend näher erläutert.
- Wenn die Adresse aller Schaltungseinheiten mit einem Signal an der Klemme 205 eingestellt ist, das beispielsweise durch die Überwachungseinheit 13 der Fig. 1 erzeugt wurde, ändern dadurch die Schalter 203 und 204 ihren Zustand, so daß die Klemmen 201 und 202 für andere Zwecke verwendbar sind, beispielsweise für eine Unterbrechungskettenschaltung. Wenn dies erfolgt, kann die logische "1" vom D-Eingang der bistabilen Schaltung 206 beseitigt werden, aber die bistabile Schaltung 206 wird daran gehindert, den Zustand zu ändern, da die logische "1" am Q-Ausgang, die über den Inverter 219 dem UND-Gatter 209 zugeführt wurde, verhindert Taktimpulse, den Takteingang zu erreichen.
- Der Zustand von Ausgängen der Zählschaltung 212 wird mit dem von Adressiersignalen an Klemmen 220-1 bis 220-n verglichen, und wenn Übereinstimmung detektiert wird, gelangt ein Ausgangssignal über die Leitung 218 zum Funktionsteil 215. Dies ermöglicht dem Funktionsteil, aus dem Rest des Systems über die Klemmen 221-n bis 221-n und 222-1 bis 222-n Information zu empfangen oder diese Information darauf zu übertragen. Diese Klemmen können ausschließlich Eingangs- oder Ausgangsfunktionen zugeordnet werden, oder sie können bidirektionell sein. Der Aufbau des Funktionsteils ist für die Erfindung nicht von Bedeutung mit Ausnahme der Möglichkeit folgender Adreßänderung.
- Adreßänderung kann wie folgt erreicht werden. Wenn die Zählschaltung durch voreinstellbare Binär- oder Dekadenzähler gebildet wird, wie z. B. die 74196- oder 74197-TTL-integrierten Schaltungen, kann die Anfangsadresse entsprechend der Beschreibung zugeordnet und anschließend durch Anlegen von Signalen an die Voreinstelleingänge geändert werden. Also kann der Funktionsteil 215 einen Befehl aus einem Systemregler empfangen und in Beantwortung dieses Befehls Daten auf die Vielfachleitung 214 bringen, die den Voreinstelleingängen der Zähler unter der Steuerung eines Signals auf der Leitung 216 zugeführt werden, das an den parallelen Aufladestift der Zähler gelangt.
- Mehrere Abwandlungen der Schaltungseinheit nach Fig. 5 sind dem versierten Fachmann bekannt. Beispielsweise können die Umschalter 203 und 204 in den vom Einleitungssignal dargestellten Zustand eingestellt und nach einer vorgegebenen Anzahl von einem Zähler bestimmter Taktimpulse geändert werden. Die Adressen können seriell über eine einzige Leitung der Schaltungseinheit zugeführt werden, wobei in diesem Fall der Komparator die ankommende Adresse mit der auf einer Bit-für-Bit-Basis gespeicherte Adresse vergleichen, wenn die Adresse ankommt, oder sie kann in einen Serien/Parallel-Wandler eingegeben werden. Eine oder alle Möglichkeiten in der Beschreibung anhand der Fig. 4 sind gleichermaßen anwendbar im Ausführungsbeispiel nach Fig. 5 und umgekehrt und beide Ausführungsbeispiele können in den Anordnungen nach Fig. 1 und 2 und mit geeigneten Änderungen in der Anordnung nach Fig. 3 verwendet werden.
Claims (14)
1. Elektrische Schaltungsanordnung mit einer Anzahl von
Schaltungseinheiten (1-1...1-n) mit Verbindungen nach einem gemeinsamen Weg, wobei jede
Schaltungseinheit einen Eingang zum Empfangen eines Steuersignals (Ai) enthält, und
mit einer Steuerschaltung (104, 105) mit einem ersten Eingang (101) zum Empfangen
eines Taktsignals, mit einem zweiten Eingang (100) in Verbindung mit dem
Steuersignaleingang und mit einem Ausgang in Verbindung mit einem Eingang eines
Adreßgenerators (107), der zum Erzeugen von Adressen in Beantwortung des daran zugeführten
Taktsignals unter der Steuerung des Steuersignals vorgesehen ist,
dadurch gekennzeichnet, daß die Schaltungsanordnung eine Steueranordnung (51, 103)
zum Erzeugen aufeinanderfolgender Steuersignale synchron mit dem Taktsignal enthält
und dem zweiten Eingang der Steuerschaltung aufeinanderfolgender Schaltungseinheiten
der Anzahl von Schaltungseinheiten die aufeinanderfolgenden Steuersignale zuführt.
2. Elektrische Schaltungsanordnung nach Anspruch 1, dadurch
gekennzeichnet, daß jede Schaltungseinheit einen Steuersignalausgang (102) enthält, der mit dem
Steuersignaleingang wenigstens einer möglichen folgenden Schaltungseinheit verbunden
ist.
3. Elektrische Schaltungsanordnung nach Anspruch 2, dadurch
gekennzeichnet, daß die Schaltungsanordnung eine Unteranordnung (103) in jeder Schaltungseinheit
enthält, wobei ein erster Eingang jeder Unteranordnung mit dem Steuersignaleingang
ihrer entsprechenden Schaltungseinheit verbunden ist, das Taktsignal an einen zweiten
Eingang jeder Unteranordnung gelegt wird und ein Ausgang jeder Unteranordnung mit
dem Steuersignalausgang ihrer entsprechenden Schaltungseinheit verbunden ist, und jede
Unteranordnung zum Erzeugen eines der aufeinanderfolgenden Steuersignale in der
Verfolgung des Empfangs des Steuersignals an ihrem ersten Eingang vorgesehen ist.
4. Elektrische Schaltungsanordnung nach Anspruch 3, dadurch
gekennzeichnet, daß für jede Schaltungseinheit die Unteranordnung um eine
Taktsignalperiode nach dem Empfang des Steuersignals an ihrem Eingang ihr eigenes Steuersignal
erzeugt.
5. Schaltungsanordnung nach Anspruch 1, 2, 3 oder 4, dadurch
gekennzeichnet, daß die Zuleitung des Taktsignals zum Adreßgenerator einer
Schaltungseinheit in Beantwortung des dem Steuersignaleingang dieser Schaltungseinheit
zugeführten Steuersignals abgeblockt wird.
6. Schaltungsanordnung nach einem der Ansprüche 3, 4 oder 5, dadurch
gekennzeichnet, daß jede Unteranordnung eine getaktete bistabile Schaltung, von der ein
Eingang mit dem Steuersignaleingang ihrer zugeordneten Schaltungseinheit und ein
Ausgang mit dem Steuersignalausgang ihrer zugeordneten Schaltungseinheit verbunden
ist, und einen Takteingang zum Empfangen des Taktsignals enthält.
7. Schaltungsanordnung nach einem der Ansprüche 2 bis 6, dadurch
gekennzeichnet, daß der Steuersignaleingang der ersten Schaltungseinheit mit einer
Bezugspotentialquelle verbunden ist.
8. Schaltungsanordnung nach einem der Ansprüche 2 bis 7, dadurch
gekennzeichnet, daß Mittel (13) zum Überwachen des Zustands des
Steuersignalausgangs der letzten Schaltungseinheit in der Folge vorgesehen sind.
9. Schaltungsanordnung nach einem der Ansprüche 2 bis 8, dadurch
gekennzeichnet, daß wenigstens eine Schaltungseinheit Mittel (203, 204) zum Freigeben
des Steuersignaleingangs und/oder des Steuersignalausgangs enthält, die für andere
Schaltungsfunktionen zu verwenden sind, sobald der Adreßgenerator die Adresse
erzeugt hat.
10 Schaltungsanordnung nach Anspruch 9, wenn abhängig vom Anspruch 8,
worin die Mittel zum Freigeben des für andere Zwecke zu verwendenden
Steuersignaleingangs und/oder Ausgangs in Beantwortung eines von den Überwachungsmitteln
erzeugten Signals (an 205) betreibbar sind.
11. Schaltungsanordnung nach einem oder mehreren der vorangehenden
Ansprüche, dadurch gekennzeichnet, daß wenigstens eine Schaltungseinheit Mittel zum
Ändern der vom Adreßgenerator erzeugten Adresse in Beantwortung der
Schaltungseinheit zugeführter geeigneter Signale (214, 216) enthält.
12. Schaltungsanordnung nach Anspruch 1,
dadurch gekennzeichnet, daß die Steueranordnung (51) eine Anzahl von Ausgängen
enthält, wobei ein individueller Ausgang mit dem Steuersignaleingang einer betreffenden
Schaltungseinheit verbunden ist.
13. Schaltungseinheit nach Anspruch 12,
dadurch gekennzeichnet, daß die Steueranordnung ein Schieberegister enthält.
14. Schaltungseinheit nach einem oder mehreren der vorangehenden
Ansprüche und zur Verwendung in einer Schaltungsanordnung nach einem oder mehreren
der vorangehenden Ansprüche.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB08407620A GB2156556B (en) | 1984-03-23 | 1984-03-23 | Electrical circuit unit and circuit arrangement including a plurality of such units |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3587103D1 DE3587103D1 (de) | 1993-03-25 |
DE3587103T2 true DE3587103T2 (de) | 1993-08-05 |
Family
ID=10558595
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE8585200428T Expired - Fee Related DE3587103T2 (de) | 1984-03-23 | 1985-03-20 | Elektrische schaltungseinrichtung und elektrisches schaltungsgeraet mit einem adressgenerator zur anwendung in einer solchen einrichtung. |
Country Status (5)
Country | Link |
---|---|
US (1) | US4642473A (de) |
EP (1) | EP0179497B1 (de) |
JP (1) | JPS60238953A (de) |
DE (1) | DE3587103T2 (de) |
GB (1) | GB2156556B (de) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2180972A (en) * | 1985-09-27 | 1987-04-08 | Philips Electronic Associated | Generating addresses for circuit units |
US4825133A (en) * | 1986-08-05 | 1989-04-25 | Oki Electric Industry Co., Ltd. | Electromechanical actuator control system |
US4847782A (en) * | 1986-09-23 | 1989-07-11 | Associated Data Consultants, Inc. | Energy management system with responder unit having an override |
GB8707480D0 (en) * | 1987-03-28 | 1987-04-29 | Pulsar Light Of Cambridge Ltd | Electrical switching apparatus |
JPH069070B2 (ja) * | 1987-04-10 | 1994-02-02 | ニツタン株式会社 | 情報監視制御システム |
US5208485A (en) * | 1991-10-24 | 1993-05-04 | The Boeing Company | Apparatus for controlling current through a plurality of resistive loads |
US5583998A (en) * | 1991-12-20 | 1996-12-10 | Bull Hn Information Systems Inc. | Method and apparatus for increasing the speed of data exchange among the subsystems of a data processing system |
GB2287113A (en) * | 1994-03-04 | 1995-09-06 | Nicol James Black | Automatic identity system |
US6025840A (en) * | 1995-09-27 | 2000-02-15 | Cirrus Logic, Inc. | Circuits, systems and methods for memory mapping and display control systems using the same |
US5745493A (en) * | 1995-11-20 | 1998-04-28 | International Business Machines Corporation | Method and system for addressing multiple components on a communication bus |
US6799235B2 (en) * | 2002-01-02 | 2004-09-28 | Intel Corporation | Daisy chain latency reduction |
JP4162523B2 (ja) * | 2002-06-03 | 2008-10-08 | シャープ株式会社 | インバータ |
WO2005106689A1 (en) * | 2004-04-29 | 2005-11-10 | Koninklijke Philips Electronics N.V. | Bus system for selectively controlling a plurality of identical slave circuits connected to the bus and method therefore |
NL2009700C2 (en) * | 2012-10-25 | 2014-04-29 | Priva Holding B V | Electronic circuit system and method of mapping locations of modules in the system. |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
PL72670B1 (en) * | 1969-03-05 | 1974-08-30 | Compagnie Generale De Geophysique Societe Anonyme Te Parijs | Installation for the transmission of multiplex seismic signals[eg10020a] |
US3694757A (en) * | 1970-05-04 | 1972-09-26 | Totuus Communications Inc | Pseudo-random code recognition receiver |
GB1456643A (en) * | 1972-11-15 | 1976-11-24 | Columbia Pictures Ind Inc | Decoding a coded signal |
US4025903A (en) * | 1973-09-10 | 1977-05-24 | Computer Automation, Inc. | Automatic modular memory address allocation system |
GB1460038A (en) * | 1973-12-14 | 1976-12-31 | Int Computers Ltd | Digital data-processing apparatus |
US4000487A (en) * | 1975-03-26 | 1976-12-28 | Honeywell Information Systems, Inc. | Steering code generating apparatus for use in an input/output processing system |
US4001786A (en) * | 1975-07-21 | 1977-01-04 | Sperry Rand Corporation | Automatic configuration of main storage addressing ranges |
GB2023899B (en) * | 1978-06-14 | 1982-10-27 | Hitachi Ltd | Remote-controlled automatic control apparatus |
US4280199A (en) * | 1979-08-03 | 1981-07-21 | Sony Corporation | Apparatus for scanning an addressable memory |
JPS6048775B2 (ja) * | 1981-06-29 | 1985-10-29 | 富士通株式会社 | 物理機番の認識方法 |
US4458357A (en) * | 1981-08-17 | 1984-07-03 | Basic Four Corporation | Circuit board identity generator |
-
1984
- 1984-03-23 GB GB08407620A patent/GB2156556B/en not_active Expired
-
1985
- 1985-03-20 US US06/713,968 patent/US4642473A/en not_active Expired - Fee Related
- 1985-03-20 DE DE8585200428T patent/DE3587103T2/de not_active Expired - Fee Related
- 1985-03-20 EP EP85200428A patent/EP0179497B1/de not_active Expired - Lifetime
- 1985-03-23 JP JP60059344A patent/JPS60238953A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
GB2156556B (en) | 1987-09-03 |
GB2156556A (en) | 1985-10-09 |
GB8407620D0 (en) | 1984-05-02 |
EP0179497A3 (en) | 1988-08-24 |
EP0179497B1 (de) | 1993-02-17 |
EP0179497A2 (de) | 1986-04-30 |
US4642473A (en) | 1987-02-10 |
JPS60238953A (ja) | 1985-11-27 |
DE3587103D1 (de) | 1993-03-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3587103T2 (de) | Elektrische schaltungseinrichtung und elektrisches schaltungsgeraet mit einem adressgenerator zur anwendung in einer solchen einrichtung. | |
DE2457553C2 (de) | Asynchrone Taktgebereinrichtung | |
EP0952520B1 (de) | Vorrichtung zur fehlertoleranten Ausführung von Programmen | |
DE19649676A1 (de) | Peripherieeinheitwählsystem | |
DE3850808T2 (de) | Erzeugung von Taktimpulsen. | |
EP0224707B1 (de) | Schaltungsanordnung zum selbsttätigen Überwachen mehrerer analoger elektrischer Signale | |
EP0778673B1 (de) | Integrierte Schaltung mit programmierbarem Pad-Treiber | |
EP0231434B1 (de) | In integrierter Technik hergestellter Baustein zur Erstellung integrierter Schaltungen | |
DE2228320B2 (de) | Rundsteuerempfänger | |
DE19606673C1 (de) | Aktuator-Sensor-Interface-System | |
DE69428281T2 (de) | Vorwärtsregelungssystem, verfahren und regelungsmodul | |
DE1806172A1 (de) | Prioritaetsschaltung | |
DE19849909A1 (de) | Schaltungsanordnung zum Verarbeiten binärer Signale | |
DE2234982A1 (de) | Expanderschaltung fuer ein programmierbares steuergeraet | |
DE3816369C2 (de) | ||
AT392165B (de) | Dezentrale zugriffssteuerung auf einen gemeinsamen datenbus | |
EP0202684A2 (de) | Verfahren zum selektiven Ansteuern von elektrischen Schaltkreisen sowie Schaltungsanordnung zur Durchführung des Verfahrens | |
EP0073969A2 (de) | Verfahren zur Übergabe des Refresh-Signals an einen Halbleiterspeicher und Schaltung zur Ausführung des Verfahrens | |
EP0989494B1 (de) | Zweikanaliger sicherheitsgerichteter Zähler | |
DE2527098B2 (de) | Schaltungsanordnung zur ueberpruefung der uebernahme bei digitalen speichern | |
DE3826266C2 (de) | ||
EP1157468B1 (de) | Anordnung und verfahren zum ermitteln, ob der zählstand eines zählers einen vorbestimmten zählstand erreicht hat oder nicht | |
DE68915759T2 (de) | System zur übertragung von binärinformation. | |
DE2049322A1 (de) | Anzeigevorrichtung | |
EP0539840A2 (de) | Verfahren und Schaltungsanordnung zur Datenblockübertragung über ein Bussystem |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: PHILIPS ELECTRONICS N.V., EINDHOVEN, NL |
|
8339 | Ceased/non-payment of the annual fee |