JPS5953377A

JPS5953377A - エレベ−タの信号入力装置

Info

Publication number: JPS5953377A
Application number: JP57164308A
Authority: JP
Inventors: 梶山　隆一; 高橋　亮司
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1982-09-21
Filing date: 1982-09-21
Publication date: 1984-03-28
Also published as: US4677437A

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】この発明はエレベータの制御信号を入力する装［４の改
良に関するものである。

エレベータでは、機械室とかごの間に多数℃制御信号が
授受される。そのための信号入力装置を第１図に示す。

図中、（１）は電源母線、（２１）〜（２ｎ）は電源母
線に接続されエレベータの制御信号を発するリレー接点
、スイッチ等の外部信号素子、（３１）〜（３ｎ）は外
部信号素子（２１）〜（２ｎ）に接続されそれぞれ保護
抵抗（４１）〜（４ｎ）及びフォトカプラ（発光夕゛イ
オードとホトトランジスタで構成）　（５１）〜（５ｎ
）で構成された信号入力回路、（６１）〜（６ｎ）は信
号入力回路賄）〜（３ｎ）の出力側に接続されエレベー
タ制御装置（図示しない）へ信号を送出する端子である
。

すなわち、外部信号素子（２１）が開放しているときは
、フＺ・トカプラ（５１）は導通せず、端子（６１）に
は電源母線ｔｌｉの電圧によって定まるレベルの電圧が
表れる。外部信号素子＠１）が閉成すると、フォトカプ
ラ（５１）は導通し、端子（６１）の電圧は零となる。

このようにして、エレベータ制御装置へ信号が伝送され
る。

この場合、外部信号素子（２１）〜（２ｎ）はかごに設
けられており、他は機械室に設けられているとすると、
機械室とかごの間には、電源母線ｆ１１と外部信号素子
（２１）〜（２ｎ）への配線を、移動ケーブルの心線と
して用意しなければならない。そのため、外部信号素子
（２１）〜（２ｎ）の数が増加するに従って、移動ケー
ブルの心線数が増加して高価なものとなる。また、移動
ケーブルの心線増加に伴い据付作業は繁雑となシ、移動
ケーブルの重釦増加により巻上機の容置が増大する等の
問題が発生ずる。

また、回路の一部が地絡すると、電源母線ｍに接続され
たヒユーズ（図示しない）が溶断するが、その度にヒユ
ーズを交換しなければならず、手間を要する。

この発明は上記不具合を改良するもので、電源母線と入
力線とをマトリクス状に配置し、その交点に外部信号線
を接続すると共に、回路が地絡するとその間は動作を阻
止するようにすることにより、信号線の本数を大幅に消
減し、かつ地絡回復後のヒユーズ交換を不要としたエレ
ベータの信号入力装置を提供することを目的とする。

以下、第２図〜第５図によりこの発明の一実施例を説明
する。

図中、（７）は地絡検出回路、（ツＯ）は％、、源母綜
、（７１）〜（７５）は電流制限用抵抗、（７６）はゼ
ナダイオード、（７７）はトランジスタ、（□／ｓ）は
フォトカプラ（５１）と同様のフォトカプラ、ｐｙ９）
はＮＡＮＤゲート（ツ９Ａ）、　（’７９Ｂ）からなる
周知のフリップフロップ、（’７９Ｆ）は宙、源投入時
「Ｌ」となるリセット信号、（７ａ）は地絡検出信号、
（８）はＤ１定周期でパルス（８ａ）を発生ずるクロッ
ク発生回路、（９）はパルス（８ａ）により駆動される
順序回路、（９１）は第５図に示すような信号（９］、
ａ）〜（９１ｄ、）をそれぞれ端子Ｑａ〜Ｑ、ｄから発
する周知の４ヒツトバイナリカウンタ、（９２）はＮＯ
Ｔゲート、（９３）はＡＮＤゲートで、（９３ａ）はそ
の出力、（９４）は端子Ｇの入力が「Ｉｊ」のとき入力
（９１ｃ）、　（９１ｄ）の状態によって第５図に示す
ような信号（９４ｅ、）〜（９ａａ）をそれぞれ端子Ｙ
、〜Ｙｄから発し端子Ｇの入力がｒＨＪになるとイ［］
号（９４ａ）〜（９ｔａ）はずべて「）１」となる周知
のラインデコーダ、（９５）〜（９日）はフォトカプラ
（５１）と同様のフォトカプラ、（９５ａ）〜（９８ａ
）はその出力で順序信号、（＋ｎ＋〜（１３）はエミッ
タが電源母線（７ｏ）に接続されベースに順序信号（９
５ａ）〜（９８ａ）がカえられるトランジスタ、（１ｏ
Ａ）−〜（１３Ａ）はトランジスタ（ｉｏ）〜（１渇の
コレクタに接続された［列ｊ母線、（ＩＯＢ）〜（１３
Ｂ）は「列Ｊ母性（ＩＩＡ　）〜（ｘｓＡ）とマトリク
ス状に配置ｄされ信号入力装＠　Ｃ４１ｉ〜（３４）に
接続された「行」入力線、（１００）〜（ｌｏＦ）、（
１１０）　〜（ＩＩＦ）、（，１２Ｃ）　〜（１２Ｆ）
、（１：ｘｃ）　〜（１３Ｆ）は外部信号素子シい〜（
２１ｎ）と同様の外部信号素子、（］、０（１）〜（ｘ
。

Ｊ）、（１１（１）〜（１１Ｊ）、（１１）〜（１２，
７）、（１３ｏ）〜（１３Ｊ）は逆流阻止用ダイオード
、（１４）は順序回路（９）の出力（９１Ｃ）、　（ｔ
ｑｌｄＬ　（９３ａ　）により各「列」母線（ＩＯＡ）
〜（１３Ａ）ごとの外部信号データを［行ｊ人カ紳（Ｉ
ＯＢ）〜（１３Ｂ）を介して順次時分割で大刀記憶する
周知の汎用レジスタである。なお、各外部信号素子とダ
イオード（例えば素子（１００）とダイオード（ｌｏ（
））　）は互いに直列に接続されて［列Ｊ母線（ＩＯＡ
）　〜（１３Ａ）と「イ■」人力線（ＩＯＢ）　〜（１
３Ｂ）の交点に配置接続され、外Ｈ１〜（ｒ同ｗを形成
している。

次に、この実施例の動作を説明する。

電源投入時、リセット信号（７９Ｒ）はｒＬＪとなり、
地絡検出信号（７ａ）はｒＬＪとなっており、ラインデ
コーダ（９４）は動作状態にある。

クロック発生回路（８）がらパルス（８ａ）が発生され
ると、バイナリカウンタ（９１）で計数され、イｄ号（
９１ａ）　〜（９，１ｄ）が出力される。信号（９１ｃ
）、　（９１ｄ）はラインデコーダヘ入カされ、信号（
９１ｃ）、　（９１ｄ、）の［ＨＪｌｒＬＪの状態によ
って、下表のように（ｉ号（９４ａ）〜（９４ｄ　）が
順次ｒＬ」になることにより、フォトカプラ（９５）〜
（９８）が１１Ｈ次導通し、Ｉｔｌｉ　ｎ：信号（９５
ａ）〜（９８ａ）は順次ｒＬＪとなる。

１１１Ｉ’ｊ序信号（９５’ａ）　〜（９５ｄ、）がＩ
ｌ１次ｒｌ、Ｊになると、トランジスタ（１０）〜（１
，鳴は順次導通し、「列」母ｉ！ｉ！（１０Ａ）〜（１
３Ａ　）は順次電源母線（７０）に接続される。

「列」′ｆｆＪ線（１ＣＩＡ）が電源の糺＋　（’７０
）と接続されているどき、外Ｅ（イｉｎ号素子（ＩＯＣ
りが開成すると、（７０）−（ｆｉｌｌ　−−（１００
）　−（］、（ＨＪ）　−（ＩＯＢ　）　−（３１−（
１４１０回路が形１１にされ、イｄ号入力回路（３１）
で電圧レベルが変檜され、汎用レジスタイ１４）に岩き
込まれる、外部イト１号素子（１００）が開放したとき
も同様で、その状態が汎用レジスタ（１４）に吏き込ま
れる。このようにして、外部イ１ｊ号≠２子（１（１０
）〜（ＩＯＦ）の状態がそれぞれ１行」入力線（１ｏＢ
）〜（１３Ｂ）を経由して汎用レジスタ（１４）に育き
込捷れる。同様に（７て、１列」＃糾（１１Ａ）がＨＣ
源ｆ’Ｊ特（７０）と接続がれ′Ｃいるときは、外部イ
パ号素子（ＩＩＣり〜（ＩＩＦ）の状態が省き込１れる
。また、「りＩＩ　ＪＪυ線（１２Ａ）、　（、ｘｓＡ
）かそれぞれ１ｂ。

源母線（７０）と接続されているときは、外部信号素子
（１２０）へ・（１２Ｆ’）　、　（１３０）−（１３
Ｆ”）の状態がそれぞれνｆき込まれる。

これら汎用レジスタ（１４）への宵き込みは、順序信号
（９５ａ）〜（９８Ｆ１．）と同期［７たＩＩＦｉ序回
路（９）からの信号（９１ｃ）、　（９１ｄ）、　（９
３ａ）により行われる。すなわち、信号（９１ａ　）が
ｒＴ、Ｊのとき、Ｎ　ＯＴゲート（９２）の出力は［’
ＲＪとなり、４６号（９１ｂ）がｒＨＪのときＡＮＤゲ
、−ト（９３）の出力（９３ａ）はｒＨＪとなり、これ
が汎用レジスタ（１４）の甲１き込み指令となる。一方
、信号（９ユｃ）、（９１ｄ）は汎用レジスタ（＋４）
のアドレス選択幅イ（図示し、ない）に入力されるので
、順序信号（９５ａ）か「Ｉ、」のとき、すなわちトラ
ンジスタ（１０）が導通しているときは、汎用レジスタ
（１４）のｒｏＯＪｉｌｔ地に、４ビツト１データとし
７て外部４４号素子（１０Ｃ）〜・（ＩＯＦ）の内容が
鳩へ込煉れる（第５図区間Ｔ１）ｏ同様にＩＩＩ＋’ｊ
序仏号（９６ａ　）が（Ｌ」で、トランジスタ（１１Ｎ
が４ｉ通しているときけ、「０１」番地に、外部信号素
子（１１（３）〜（ＩＩＦ’）の内容が■き込まれる（
区間Ｔ２）。同様にして、ｒ］、ＯＪｉ地には外部信号
素子（１２Ｃ）〜（１２Ｆ）の内容が（区間Ｔ３）、「
コ１」番地には外部信号素子（１！ｓＣ）〜（１３Ｆ）
の内容が（区間Ｔ４）それぞれ書き込址れる。

このようにして、外相ｔ　（Ｆｊ号素子（ユＯｃ）〜（
ユ０Ｆ）−−−−（１３０）〜（１３Ｆ）　１６個の情
報が、従来なら１６＋１＝１７本の信号線を要するとこ
ろを、「行Ｊ母ｆＲ（１ｏＡ）〜（１３Ａ）　４本ｋ「
列１人力線（ＩＯＢ）−（１３Ｂ）４本のＩｔ　８本で
済むことになる。

次に、電１源母線（°１ｏ）が地絡したとすると、地絡
検出回路（））の抵抗（７１）には通常よりも大きい電
流が流れるため、抵抗（’７１）の両端電圧は増大する
。

これが、ゼナダイオード（７６）のゼナ電圧を越えると
、トランジスタ（７γ）は導通し、フォトカプラ（′７
日）は導通ずる。これで、フリップフロップ（′７９）
への入力はｒＬＪとなるので、地絡検出４１１号（’ｉ
’ａ）はｒＬＪからｒＨＪに反転する。したがって、ｊ
ｌＩ’ｉ序回路（９）のラインデコーダ（９４）からの
信号（９ａｅ）〜（ｏ４ｄ）はすべて「Ｉ（」となる。

こねて、フォトカプラ（９５）　〜（９Ｂ）はすべで遮
断され、Ｉｌｌ’ｉ序イＨ号（９５ａ）−−（９８ａ）
　ｔＪ　ｒｌｌＪ　ｋなり、トランジスタ（Ｉｏ＋　〜
ｌ１ｑｌは４−べて遮断される。そのため、汎用レジス
タ（１４）の記憶データは、すべて外部信号素子（１ｏ
ｃ）〜・（］、ＯＦ　）−−−−（１３０）〜（１３Ｆ
　）が開放している場合と等価な内容となる。

地絡側＆が復旧されれけ、地絡検出ａ号（７ａ）は再び
ｌ’Ｌ＋となるので、ラインデコーダ（９４）は動作状
態に回伊し、全回路は平割に復帰する。すなわち、ヒユ
ーズ交換のような手間は川がらない。

す、上説明したと：！７・りこの発明では、電源に接続
された「列」母線と、「杓」入力線をマトリクス状に配
置冗し、その交点に外部信号線を接続し、「列」母線を
Ｆｌｉ定周期で切！Ｊ換えて［行−１人力線から外部イ
Ｆ１号純の４４号を１１Ｆ１次伯号入カ回路に入力する
と共に、Ｕ列Ｊ！）線、「行Ｊ入カ細及び外部イｈ＠線
のいずれかが地絡すると、その間は）１「１序回ＩＭ”
＋の動作をｆｉｌｌ　、＋）−するようにしたので、イ
ｆｆ号府の本ｉ（（を大幅に削減１４゛ることができ、
かつヒユーズを用いたものよりも（２ｉ・ｔｆｆ　ＰＬ
が高く、保守の手間を除くこ七ができる。

【図面の簡単な説明】

第］−図は従シトのエレベータのイム号入カ坑Ｈを示ず
回路図、第２図はこの発明にょる工１・・−ヘータの信
号入力装置ａの一実施例を示す回路図、紀３図は第２図
の地絡検出１１路の回路図、第４図は第２図の順序回路
のブロック回路図、第５図は第２図及び第４図の各部信
号波形図である。図において、ｉｌ＋・・・電源母線、（３１）〜（３４
）・・・信号入力装置、（７）・・・地絡検出回路、（
８）・・・クロック発生回路、（９）・・・順序回路、
（１０１〜（１３）・・・トランジスタ、（ＩＯＡ）〜
（１５Ａ）・・・「列」母線、　（ＩＯＢ）〜（１３Ｂ
）・・・「’（ｊ」入力線、（１００）〜（ＩＯＦ）　
、　　（、ｔｌＣ）へ−（ｌｉＦ）。（工２０）〜（１ｚｐ゛）　、　（１３ａ）〜（１３１
１１゛）・・・外部・は号素子。なお、図中同一部分は同一符号により示す。代理人　　葛　野　信　−（外１名）第１図第２図

Claims

【特許請求の範囲】

Ｓｂ、源に接続された複数本の「列」母線、この「列」
母１７１　ｋマトリクス状に配置された複数本の「行」
入力線、上記１列」母線と上記［行Ｊ入力糾との各叉点
で上記「列」母線と上記「行」入力糾問に接続されエレ
ベータの制御信号を発する外部信号線、上記「列」母線
を所定周期で切り換える順序回路、上記切換えと同期し
て上記「行」入力線から上記外部信号紳の信号を順次人
力する信号入力回路、及び上記電源と上記「列ｊ母線の
間に接続され上記「列Ｊｆｌ）線、上記「行」入力線及
び上記外部信号線のいずれかが地絡するとその間上記順
序回路の動作を阻止Ｊる地絡検出回路を（ｉｉｆｉえて
なるエレベータの信号入力装置。