CS240240B1

CS240240B1 - Circuit to indicate signal stabilization

Info

Publication number: CS240240B1
Application number: CS845796A
Authority: CS
Inventors: Pavel Mattausch
Original assignee: Pavel Mattausch
Priority date: 1984-07-27
Filing date: 1984-07-27
Publication date: 1986-02-13
Also published as: CS579684A1

Abstract

Zapojení je použitelné pro indikaci ustálěňí stejnosměrného signálu při rychle probíhajících měřeních. Účelem zapojeni je zjistit zda testovaný signál jé z hlediska chyb ustálení vhodný pro další zpracování. Uvedeného účelu je Zde dosaženo tak, že podmínka ustálení signálu se řeší jako test signálu po dobu zvoleného časového intervalu na to, zda jeho hodnota leží v daném tolerančním poli okolo hodnoty zapamatované na počátku tohoto intervalu.The connection is applicable for indicating the stabilization of a DC signal during fast measurements. The purpose of the connection is to determine whether the tested signal is suitable for further processing in terms of stabilization errors. The stated purpose is achieved here by solving the signal stabilization condition as a test of the signal for a selected time interval to see whether its value lies within a given tolerance field around the value memorized at the beginning of this interval.

Description

Vynález řeší obvod k indikaci ustálení signálu v daných mezích.The invention solves a circuit for indicating signal stabilization within given limits.

Zapojení, která testují ustálení signálu tak, že zkoumají zda signál nekmitá, nemohou zjistit jestli například signál, který se exponenciálně blíží ke své konečné hodnotě bude od zvoleného časového okamžiku v následujícím časovém intervalu ležet v daných mezích.Connections that test signal stabilization by examining whether the signal oscillates cannot determine whether, for example, a signal that is exponentially approaching its final value will be within given limits from the selected time point in the next time interval.

Tyto nevýhody odstraňuje zapojení podle vynálezu, jehož podstata spočívá v tom, že vstup testovaného signálu je zapojen spojem na prvý vstup analogové paměti a na prvý vstup okénkového komparátorů, přičemž výstup analogové paměti je propojen spojem do prvého vstupu bloku diferenční reference, do jehož druhého vstupu je napojen spojem výstup bloku zadání maxima a do jeho třetího vstupu je zapojen spojem výstup bloku zadání minima, zatímco do druhého vstupu okénkového komparátorů je zapojen spojem prvý výstup bloku diferenční reference a do třetího vstupu okénkového komparátorů je zapojen spojem druhý výstup bloku diferenční reference, přičemž výstup okénkového komparátorů je propojen spojem do prvého vstupu obvodu vyhodnocení, do jehož druhého vstupu je propojen spojem druhý výstup bloku řízení, jehož prvý výstup je propojen spojem do druhého vstupu analogové paměti.These disadvantages are eliminated by the circuit according to the invention, which is characterized in that the input of the test signal is connected by a connection to the first input of the analogue memory and to the first input of the comparator, the analogue output being connected to the first input of the differential reference block. the output of the maximum input block is connected to the third input and the output of the minimum input block is connected to the third input, while the second output of the differential reference block is connected to the second comparator input and the second output of the differential reference block is connected to the third input. the output of the window comparators is connected by a link to the first input of the evaluation circuit, to which the second input is connected by the second output of the control block, the first output of which is connected by the link to the second analog memory input.

V zapojení podle vynálezu se indikuje ustálení signálu tak, že podmínka ustálení signálu se řeší jako test signálu po dobu zvoleného časového intervalu na to, zda jeho hodnota leží v daném tolerančním poli okolo hodnoty zapamatované na počátku tohoto intervalu.In the circuit according to the invention, signal stabilization is indicated such that the signal stabilization condition is solved as a signal test for a selected period of time to see if its value lies within a given tolerance field around the value memorized at the beginning of the interval.

Na přiloženém obrázku je znázorněn příklad zapojení podle vynálezu.The attached figure shows an example of a circuit according to the invention.

Konkrétní provedení zapojení znázorněné na obrázku je provedeno tak, že vstup testovaného signálu je zapojen spojem 11 na prvý vstup analogové paměti 1 a na prvý vstup okénkového komparátorů 5, přičemž výstup analogové paměti 1 je propojen spojem 21 do prvého vstupu bloku 2 diferenční reference, do jehož druhého vstupu je napojen spojem 32 výstup bloku 3 zadání maxima a do jeho třetího vstupu je zapojen spojem 42 výstup bloku 4 zadání minima, zatímco do druhého vstupu okénkového komparátorů 5 je zapojen spojem 52 prvý výstup bloku 2 diferenční reference a do třetího vstupu okénkového komparátorů 5 je zapojen spojem 53 druhý výstup bloku 2 diferenční reference, přičemž výstup okénkového komparátorů 5 je propojen spojem 65 do prvého vstupu obvodu 6 vyhodnocení, do jehož druhého vstupu je propojen spojem 72 druhý výstup bloku 7 řízení, jehož prvý výstup je propojen spojem 71 do druhého vstupu analogové paměti 1.A particular embodiment of the circuit shown in the figure is that the input of the test signal is connected by a link 11 to the first input of analogue memory 1 and to the first input of the comparator 5, the analogue output 1 being connected to 21 the second input of which is connected by the output 32 of the maximum input block 3 and its third input is connected by the connection 42 of the output of the minimum input block 4, while the second output of the comparator 5 is connected via the connection 52 5, the second output of the block 2 of the differential reference is connected via the link 53, the output of the window comparators 5 being connected by the link 65 to the first input of the evaluation circuit 6, the second input of which is connected by the second output of the control block 7. the second analog memory input 1.

Funkce zapojení podle vynálezu spočívá v tom, že ve zvoleném časovém intervalu blokem 7 řízení se v obvodech 6 vyhodnocení zpracovává signál z okénkového komparátoru 5, který porovnává testovaný signál s jeho hodnotou na počátku tohoto časového intervalu zapamatovanou v analogové paměti 1, okolo které je vytvořeno toleranční pole blokem 2 diferenční reference. Meze tolerančního pole určuje blok 3 zadání maxima a blok 4 zadání minima.The wiring function according to the invention consists in that, in the selected time interval by the control block 7, a signal from the comparator 5 is processed in the evaluation circuits 6 which compares the test signal with its value at the beginning of this time interval memorized in the analog memory 1 tolerance field by block 2 of the differential reference. The limits of the tolerance field are defined by block 3 of the maximum input and block 4 of the minimum input.

Takto zjistíme, zda signál ve zvoleném časovém intervalu leží v daném tolerančním poli okolo své hodnoty na počátku intervalu. Podle toho zjistíme zda informace, kterou stejnosměrný signál nese, bude v tomto časovém intervalu vyhodnocena s maximální chybou ustálení odpovídající zadanému tolerančnímu poli. Tohó můžeme využít například pro indikaci ustálení signálu při rychle přepínaných stejnosměrných měřeních, která mají různý předem· nedefinovatelný čas ustálení měřeného signálu.In this way we determine whether the signal in the selected time interval lies within its tolerance field around its value at the beginning of the interval. Accordingly, we find out whether the information that the DC signal carries will be evaluated within this time interval with the maximum settling error corresponding to the specified tolerance field. This can be used, for example, to indicate signal stabilization in fast-switching DC measurements that have different predefined stabilization time of the measured signal.

Claims

A signal stabilization circuit, characterized in that the input of the test signal is connected by a link (11) to the first analog memory input (1) and the first window comparator input (5), wherein the analog memory output (11j is interconnected by the link (21) to the first input of the block (2) of the differential reference, to whose second input is connected by the connection (32) of the output of the maximum input block (3) and to its third input is connected via the connection (42) of the output of the minimum input the comparator of the invention (5) is connected by the connection (52) of the first output of the differential reference block (2) and the second output of the window of the comparator (5) is connected via the joint (53) of the second output of the differential reference block (2); is connected by a link (65) to a first input of the evaluation circuit (6) to which a second input is connected by a link (72) a second output of the control block (7) whose first output is connected by a link (71) to a dr analog input (1).