CS240240B1 - Obvod k indikaci ustálení signálu - Google Patents

Abstract

Zapojení je použitelné pro indikaci ustálěňí stejnosměrného signálu při rychle probíhajících měřeních. Účelem zapojeni je zjistit zda testovaný signál jé z hlediska chyb ustálení vhodný pro další zpracování. Uvedeného účelu je Zde dosaženo tak, že podmínka ustálení signálu se řeší jako test signálu po dobu zvoleného časového intervalu na to, zda jeho hodnota leží v daném tolerančním poli okolo hodnoty zapamatované na počátku tohoto intervalu.

Description

Vynález řeší obvod k indikaci ustálení signálu v daných mezích.

Zapojení, která testují ustálení signálu tak, že zkoumají zda signál nekmitá, nemohou zjistit jestli například signál, který se exponenciálně blíží ke své konečné hodnotě bude od zvoleného časového okamžiku v následujícím časovém intervalu ležet v daných mezích.

Tyto nevýhody odstraňuje zapojení podle vynálezu, jehož podstata spočívá v tom, že vstup testovaného signálu je zapojen spojem na prvý vstup analogové paměti a na prvý vstup okénkového komparátorů, přičemž výstup analogové paměti je propojen spojem do prvého vstupu bloku diferenční reference, do jehož druhého vstupu je napojen spojem výstup bloku zadání maxima a do jeho třetího vstupu je zapojen spojem výstup bloku zadání minima, zatímco do druhého vstupu okénkového komparátorů je zapojen spojem prvý výstup bloku diferenční reference a do třetího vstupu okénkového komparátorů je zapojen spojem druhý výstup bloku diferenční reference, přičemž výstup okénkového komparátorů je propojen spojem do prvého vstupu obvodu vyhodnocení, do jehož druhého vstupu je propojen spojem druhý výstup bloku řízení, jehož prvý výstup je propojen spojem do druhého vstupu analogové paměti.

V zapojení podle vynálezu se indikuje ustálení signálu tak, že podmínka ustálení signálu se řeší jako test signálu po dobu zvoleného časového intervalu na to, zda jeho hodnota leží v daném tolerančním poli okolo hodnoty zapamatované na počátku tohoto intervalu.

Na přiloženém obrázku je znázorněn příklad zapojení podle vynálezu.

Konkrétní provedení zapojení znázorněné na obrázku je provedeno tak, že vstup testovaného signálu je zapojen spojem 11 na prvý vstup analogové paměti 1 a na prvý vstup okénkového komparátorů 5, přičemž výstup analogové paměti 1 je propojen spojem 21 do prvého vstupu bloku 2 diferenční reference, do jehož druhého vstupu je napojen spojem 32 výstup bloku 3 zadání maxima a do jeho třetího vstupu je zapojen spojem 42 výstup bloku 4 zadání minima, zatímco do druhého vstupu okénkového komparátorů 5 je zapojen spojem 52 prvý výstup bloku 2 diferenční reference a do třetího vstupu okénkového komparátorů 5 je zapojen spojem 53 druhý výstup bloku 2 diferenční reference, přičemž výstup okénkového komparátorů 5 je propojen spojem 65 do prvého vstupu obvodu 6 vyhodnocení, do jehož druhého vstupu je propojen spojem 72 druhý výstup bloku 7 řízení, jehož prvý výstup je propojen spojem 71 do druhého vstupu analogové paměti 1.

Funkce zapojení podle vynálezu spočívá v tom, že ve zvoleném časovém intervalu blokem 7 řízení se v obvodech 6 vyhodnocení zpracovává signál z okénkového komparátoru 5, který porovnává testovaný signál s jeho hodnotou na počátku tohoto časového intervalu zapamatovanou v analogové paměti 1, okolo které je vytvořeno toleranční pole blokem 2 diferenční reference. Meze tolerančního pole určuje blok 3 zadání maxima a blok 4 zadání minima.

Takto zjistíme, zda signál ve zvoleném časovém intervalu leží v daném tolerančním poli okolo své hodnoty na počátku intervalu. Podle toho zjistíme zda informace, kterou stejnosměrný signál nese, bude v tomto časovém intervalu vyhodnocena s maximální chybou ustálení odpovídající zadanému tolerančnímu poli. Tohó můžeme využít například pro indikaci ustálení signálu při rychle přepínaných stejnosměrných měřeních, která mají různý předem· nedefinovatelný čas ustálení měřeného signálu.

Claims (1)

1. Obvod k indikaci ustálení signálu vyznačený tím, že vstup testovaného signálu je zapojen spojem (11] na prvý vstup analogové paměti (1) a na prvý vstup okénkového komparátorů (5), přičemž výstup analogové paměti (lj je propojen spojem (21) do prvého vstupu bloku (2) diferenční reference, do jehož druhého vstupu je napojen spojem (32} výstup bloku (3) zadání maxima a do jeho třetího vstupu je zapojen spojem (42) výstup bloku (4) zadání minima, zatímco· do druhého vstupu okénkového komparátovynalezu ru (5) je zapojen spojem (52) prvý výstup bloku (2) diferenční reference a do třetího vstupu okénkového komparátorů (5) je zapojen spojem (53) druhý výstup bloku (2) diferenční reference, přičemž výstup okénkového komparátorů (5) je propojen spojem (65) do prvého vstupu obvodu (6) vyhodnocení, do jehož druhého vstupu je propojen spojem (72) druhý výstup bloku (7) řízení, jehož prvý výstup je propojen spojem (71) do druhého vstupu analogové paměti (1).