JPH04157378A - 半導体集積回路測定装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体集積回路測定装置に関し、特にアナログ
・ディジタル混在ＬＳＩの論理的試験を行う半導体集積
回路測定装置に関する。

〔従来の技術〕

ディジタルＬＳＩの論理的試験を行う半導体集積回路測
定装置には、多ピン汎用ＶＬＳ　Ｉファンクションテス
タと呼ばれるものがある。これはディジタルＬＳＩの論
理的動作を試験する機能を中心に被試験ＬＳＩの電源電
流や各入出力端子のスレッショルド電圧、リーク電流、
出力電圧、出力電流等を計測する機能を備えている。

第３図に一般的な汎用ＶＬＳＩファンクションテスタの
構成を示す。このテスタは、測定部としてのテストヘッ
ド部１と、被測定デバイスを装着するボード（以下、Ｄ
ＵＴボードと称する）３と、これらテストヘッド部１と
ＤＵＴボード３とを相互に接続する第２のボード（以下
、ロードボードと称する）２で構成されている。テスト
ヘッド部１は文字通りファンクションテスタの最上部に
位置するハードウェアであり、ディジタルパターンを印
加するためのドライバや、ディジタルパターンを検出す
るためのコンパレータ等を集積したピンエレクトロニク
スカード４が多数束ねられている。その他、ＤＣ計測ユ
ニット、［源ユニット等が搭載され、１つのＤＣ計測ユ
ニットで複数のテストピンを受持つようになっている。

ロードボード２は被測定デバイス３１を装着したＤＵＴ
ボード３とテストヘッド部１との間にあって両者の信号
を信号線６で接続する役割を持つ。

このような試験システムは、ディジタルＬＳＩの測定に
おいては十分である。しかし、アナログ回路を含んだア
ナログ・ディジタル混在ＬＳＩの測定の場合、周波数応
答試験のための正弦波の発生や計測はできないし、直流
電圧電流計測においても測定ユニット間の整合性や分解
能の点で十分ではない。例えば、８ビツト抵抗ストリン
グ型Ｄ／ＡコンバータのゼロスケールエラーＥ　２Ｅ−
０（Ｍｌ格±０．５（ＬＳＢ））を測定する場合、測定
ユニット間の不整合性は大きな影響を与える。低いレベ
ル基準入力端子の電圧ｖＬｏ、１とゼロスケール電圧Ｖ
　ＺＥｊｌＯは、 ■ＬＯ賀＝Ｖ２００＋Ｅ２ＥＩＯ という関係があるので、通常Ｖ　ＬＯＷとＶ　ＺＥＲＯ
を測定してＥ２ＥＲ０を求めるが、測定ユニットが８■
レンジ・分解能２ｍＶ、ユニット間の測定値差の範囲が
±１０ｍＶというような場合 ＶＬｏｗ　’　＝Ｖ　ｔｏｗ＋１０ｍＶｖ２□。’　”
”　Ｖ　ｚｔ＊ｏ　　１０ｍ　Ｖと計測されることが起
こりうる。よってＥ２ＥＩＩＯは２０ｍＶもの測定誤差
を生じてしまい、ゼロ・フルの幅が４■の場合には１．
２８（ＬＳＢ）に相当し、±０．５（ＬＳＢ）以内かど
うかという測定は到底できない。

従来、このようなアナログ・ディジタル混在ＬＳＩを測
定するには、ディジタル部とアナログ部をそれぞれ別な
テスタを使って２回に分けて測定するか、アナログ・デ
ィジタル兼用テスタを使って測定するしかなかった。こ
のように分離したテスタでそれぞれの測定を行えば上述
のような測定ユニット間の不整合性は極力抑えられるし
、なかには１つの測定ユニットで全ビンを測ることで前
記した影響を全く解消している。また、アナログ・ディ
ジタル兼用テスタはディジタル信号の印加。

検出、すなわちディジタルファンクションテスタの機能
に加え、アナログ波形の印加、検出ができるので、周波
数応答測定等が容易に行える。

〔発明が解決しようとする課題〕

上述した従来の測定法のうち、アナログ部とディジタル
部をそれぞれ別なテスタで２回に分けて測定する方法は
測定時間がかかり、また測定にかかる費用も大きい。さ
らに、ＬＳＩによってはアナログ部の試験に際してテス
トモード状態に遷移するのに必要なディジタル制御信号
が複雑な場合もある。したがって、ディジタルファンク
ションテスタ並のディジタルパターン発生器がないと試
験が非常に難しく、この方法は不利である。

他方、アナログ・ディジタル兼用テスタは測定時間は短
いものの１台あたりの値段が高く、その導入は極めて難
しい。また、対応可能ビン数も汎用ＶＬＳ　Ｉファンク
ションテスタに比べ、少なく汎用性という点でも問題が
多い。

本発明の目的はこれらの問題を解消し、アナログ・ディ
ジタル混在ＬＳＩの測定を好適に行うことを可能とした
半導体集積回路測定装置を提供することにある。

〔課題を解決するための手段〕

本発明の半導体集積回路測定装置は、被測定デバイスを
装着した第１のボードと、測定部としてのテストヘッド
部とを接続する信号線を有する第２のボード上に、信号
線から分岐された信号線に接続されるアナログマルチプ
レクサを設け、このアナログマルチプレクサを介して別
に設けた外部測定装置を接続可能としている。

このアナログマルチプレクサは、Ｎ個のアナログ入力端
子と、１個の出力端子と、コントロール端子を有し、こ
のコントロール端子を前記測定装置に接続し、コントロ
ール端子に入力されるコントロール信号によって前記Ｎ
個の入力端子を選択的に１個の出力端子に接続するよう
に構成する。

〔作用〕

本発明によれば、アナログマルチプレクサにより信号線
を外部測定装置に接続することで、テストヘッド部では
不可能な測定を外部測定装置により実行でき、アナログ
・ディジタル混在ＬＳＩの測定を汎用的に行うことが可
能となる。

〔実施例〕

次に、本発明を図面を参照して説明する。

第１図は本発明の第１実施例の構成図であり、被測定デ
バイスとして、６ビツトＤ／Ａコンバータ１１を４つ内
蔵したアナログ・ディジタル混在ＬＳＩを測定する例を
示している。１はＶＳＩファンクションテスタのテスト
ヘッド部、３は前記アナログ・ディジタル混在ＬＳＩか
らなる被測定デバイス５を搭載したＤＵＴボードであり
、これらはロードボード２で相互に接続している。

このロードボード２には複数本の信号！＃！６を設けて
おり、この信号線６でテストヘッド部１のピンエレクト
ロニクスカード４と前記Ｄ／Ａコンバータ１１の入力端
、出力端をそれぞれ接続している。また、ロードボード
２には４個のアナログ入力端子７ａ、７ｂ、７ｃ、７ｄ
と、１個のコントロール信号入力端子８と、１個のアナ
ログ出力端子９とを有するアナログマルチプレクサ１３
を設けている。そして、その入力端子７ａ〜７ｄには前
記信号線６のうち、前記Ｄ／Ａコンバータ１１の出力と
なっている信号線がそれぞれ接続される。

また、コントロール信号入力端子８にはＤＵＴボード３
に接続されずに残っているピンエレクトロニクスカード
４が接続される。さらに、アナログ出力端子９は外部測
定装置接続用端子１０に接続される。この外部測定装置
接続用端子１０には、ここでは外部測定装置としてのス
ペクトラムアナライザ１２が接続される。このスペクト
ラムアナライザ１２は、テストヘッド部１を構成するフ
ァンクションテスタとは独立な関係にあるが、ＣＰ−Ｉ
Ｂゼインフェース等を利用してファンクションテスタ内
のコンピュータから制御を行うように構成している。

このような測定装置によれば、テストヘッド部１よりロ
ードボード２を介してＤＵＴボード３のＤ／Ａコンバー
タ１１に正弦波ディジタル信号を印加し、Ｄ／Ａコンバ
ータ１１の出力に現れる正弦波信号をアナログマルチプ
レクサ１３を経由してスペクトラムアナライザ１２に伝
達させることで、周波数解析が可能となる。また、Ｄ／
Ａコンバータ１１以外のディジタル部の試験も従来通り
にテストヘッド部１からの信号をロードボード２を介し
てＤＵＴボード３に供給し、その出力を再度ロードボー
ド２を通してテストヘッド部ｌに戻すことで行うことが
できる。

したがって、アナログ・ディジタル混在ＬＳＩの試験が
可能となる。

第２図は本発明の第２実施例の構成図であり、オペアン
プを３個内蔵したアナログ・ディジタル混在ＬＳＩを試
験するものである。

ＤＵＴボード３には３つのオペアンプ３０ａ。

３０ｂ、３０ｃが内蔵されている被測定ＬＳＩ２９が搭
載され、各オペアンプ３０ａ〜３０ｃの入力端と出力端
はそれぞれロードボード２に設けた信号線６を介してテ
ストヘッド部１のピンエレクトロニクスカード４に接続
されている。また、ロードボード２にはそれぞれ３個の
アナログ入力端子１７ａ〜１７ｃ、１８ａ〜１８ｃ、１
９ａ〜１９ｃと、それぞれ１個のコントロール信号入力
端子２０．２２．２４と、それぞれ１個のアナログ出力
端子２１，２３．２５を備える３つのアナログマルチプ
レクサ１４，１５．１６を搭載している。

そして、アナログマルチプレクサ１４の入力端子１７ａ
、１７ｂ、１７ｃには前記信号ｍ６のうち３個のオペア
ンプ３０ａ〜３０ｃの正転入力となっている信号線がそ
れぞれ接続され、またアナログマルチプレクサ１５の入
力端子１８　ａ、１８　ｂ。

１８ｃには各オペアンプ３０ａ〜３０ｃの反転入力とな
っている信号線がそれぞれ接続される。さらに、アナロ
グマルチプレクサ１６の入力端子１９ａ、１９ｂ、１９
ｃには各オペアンプ３０ａ〜３０ｃの出力となっている
信号線がそれぞれ接続される。また、各アナログマルチ
プレクサ１４゜１５．１６のコントロール信号入力端子
２０，２２゜２４にはＤＵＴボード３に対して接続され
ていない３つのピンエレクトロニクスカード４がそれぞ
れ接続される。そして、各オペアンプの正転入力につな
がるアナログマルチプレクサ１４の出力端子２１は外部
測定装置接続端子２６に接続され、各オペアンプの反転
入力につながるアナログマルチプレクサ１５の出力端子
２３、および出力につながるアナログマルチプレクサ１
６の出力端子２５は一体的に外部測定装置接続端子２７
に接続される。これらの外部測定装置接続端子２６．２
７には周波数応答測定装置２８が接続され、掃引正弦波
を出力する端子とレファインス信号を入力する端子を端
子２６に、測定系から検出される信号を入力する端子を
端子２７にそれぞれ接続している。

このような測定装置によれば、１つのオペアンプについ
て、アナログマルチプレクサのそれぞれ対応するスイッ
チを選択的に閉じることによって、アンプの周波数応答
の測定が可能になる。例えば、端子１７ａ、１８ａ、１
９ａが選択されるようにスイッチを閉じれば、オペアン
プ３０ａはフォロワ接続になり、ゲイン１倍の周波数応
答が測定できる。

したがって、第１実施例と同様にアナログ・ディジタル
混在ＬＳＩのテストが可能となる。

〔発明の効果〕

以上説明したように本発明は、被測定デバイスを装着し
た第１のボードと、測定部としてのテストヘッド部とを
接続する信号線を有する第２のボードに、信号線から分
岐される信号線に接続されて、該信号線をテストヘッド
部とは別に設けた外部測定装置に接続させるアナログマ
ルチプレクサを設けているので、このアナログマルチプ
レクサによって分岐信号線を外部測定装置に接続させる
ことにより、アナログ・ディジタル混在ＬＳＩのアナロ
グ部の測定を短時間にしかも高精度に行うことができる
。つまり、ディジタル部のファンクションテストを行っ
た後、測定装置を変えることなくアナログ部のテストを
行うことができる。また、この場合外部測定装置には、
そのテスト目的に合った専用の装置を使用するので精度
を向上することができる。さらに、外部測定装置、アナ
ログマルチプレクサを変更することで、種々のタイプの
アナログ・ディジタル混在ＬＳＩの測定を汎用的に実現
できる。また、既存のＶＬＳＩファンクションテスタを
使用することにより、ディジタルＬＳＩ用に蓄積された
資産をそのまま運用でき、最小限の設備投資でアナログ
・ディジタル混在し３１の検査９選別が可能となる。

【図面の簡単な説明】

第１図は本発明の半導体集積回路測定装置の第１実施例
の構成図、第２図は本発明の第２実施例の構成図、第３
図は従来の半導体集積回路測定装置の構成図である。 １・・・テストヘッド部、２・・・ロードボード部（第
２のボード）、３・・・ＤＵＴボード部（第１のボード
）。 ４・・・ピンエレクトロニクスカード、５ビツトＤ／Ａ
コンバータ内蔵ＬＳＩ、６・・・信号線、７ａ〜７ｄ・
・・アナログ入力端子、８・・・コントロール信号入力
端子、９・・・アナログ出力端子、１０・・・外部測定
装置接続端子、１１・・・６ビツ）Ｄ／Ａコンバータ、
１２・・・スペクトラムアナライザ、１３．１４．１５
．１６・・・アナログマルチプレクサ、１７ａ〜１７ｃ
、１８ａ〜１８ｃ、１９ａ〜１９ｃ・・・アナログ入力
端子、２０，２２．２４・・・コントロール信号入力端
子、２１，２３．２５・・・アナログ出力端子、２６．
２７・・・外部測定装置接続端子、２８・・・周波数応
答測定装置、２９・・・オペアンプ内蔵ＬＳＩ、８０ａ
〜３０ｃ・・・オペアンプ、３１・・・被測定デバイス
。

Claims (1)

1. 【特許請求の範囲】 １、被測定デバイスを装着した第１のボードと、測定部
   としてのテストヘッド部と、前記第１のボートとテスト
   ヘッド部とを接続する信号線を有する第２のボードとで
   構成され、少なくとも前記第１のボードに接続される第
   ２のボードの信号線から分岐される信号線にアナログマ
   ルチプレクサを接続し、前記テストヘッド部とは別に設
   けた外部測定装置をこのアナログマルチプレクサを介し
   て前記信号線に接続可能に構成したことを特徴とする半
   導体集積回路測定装置。 ２、アナログマルチプレクサは、Ｎ個のアナログ入力端
   子と、１個の出力端子と、コントロール端子を有し、こ
   のコントロール端子を前記測定装置に接続し、コントロ
   ール端子に入力されるコントロール信号によって前記Ｎ
   個の入力端子を選択的に１個の出力端子に接続するよう
   に構成してなる特許請求の範囲第１項記載の半導体集積
   回路測定装置。