CS239539B1 - Zapojení řídicích obvodů grafické zobrazovací jednotky - Google Patents

Abstract

Cílem je zjednodušit zapojení, umožnit použití běžných logických obvodů při jeho konstrukci, dále zvýšit spolehlivost zapojení, snížit spotřebu elektrické energie a usnadnit údržbu. Uvedeného cíle se dosáhne zapojením s oscilátorem, s děliči kmitočtu, se sekvenčními obvody, s klopnými obvody a s hradly. Zapojení lze použít v zařízeních výpočetní techniky, kde se generuje signál pro horizontální a vertikální synchronizaci a sestavují datové aignál^ synchronně s rozkladovými signály, přičemž datové signály obsahují informaci o zobrazení v abecedne-číslicovém nebo grafickém tvaru.

Description

(54)

Zapojení řídicích obvodů grafické zobrazovací jednotky

Cílem je zjednodušit zapojení, umožnit použití běžných logických obvodů při jeho konstrukci, dále zvýšit spolehlivost zapojení, snížit spotřebu elektrické energie a usnadnit údržbu. Uvedeného cíle se dosáhne zapojením s oscilátorem, s děliči kmitočtu, se sekvenčními obvody, s klopnými obvody a s hradly. Zapojení lze použít v zařízeních výpočetní techniky, kde se generuje signál pro horizontální a vertikální synchronizaci a sestavují datové aignál^ synchronně s rozkladovými signály, přičemž datové signály obsahují informaci o zobrazení v abecedne-číslicovém nebo grafickém tvaru.

2?9 559

239 539

Vynález se týká zapojení řídicích obvodů grafické zobrazovací jednotky, pracující v rastrovacím režimu.

Řídicí obvody grafické zobrazovací jednotky, pracující v rastrovacím režimu, pracující v součinnosti s procesorem, na příklad mikroprocesorem a se zobrazovacím monitorem, na příklad s obrazovkou. Pamět zobrazení, jež je součástí procesoru, je přitom sdílena procesorem a grafickou zobrazovací jednotkou. Ůk lem řídicích obvodů je vytvořit v reálném čase posloupnost impulsů, jež jsou nositelem zobrazované informace na zobrazovacím monitoru a definované čtení informace, uspořádané v paměti zobrazení. Při zápisu informace je pamět zobrazení řízena procesorem. Při čtení informace z paměti zobrazení je nezbytně třeba, aby řízení této paměti zobrazení převzaly řídicí obvody grafické zobrazovací jednotky a synchronně s rozkladovými obvody zabezpečily správnou časovou součinnost všech zúčastněných obvodů Nevýhodou známých zapojení řídicích obvodů grafické zobrazovací jednotky je jejich složitost vyplývající z požadavků na kapací tu zobrazovaných bodů na zobrazovacím minitoru.

Uvedené nevýhody odstraňuje zapojení řídicích obvodů grafické zobrazovací jednotky podle vynálezu, jehož podstatou je, že výstup oscilátoru je připojen na vstup čítače bodů a na první vstup registru dat, první výstup čítače bodů je připojen na první vstup dekodéru bodů, jeho druhý výstup na druhý vstup dekodéru bodů, jeho třetí výstup na třetí vstup dekodéru bodů a na druhý vstup čtvrtého sekvenčního obvodu, čtvrtý výstup čítače bodů je připojen na čtvrtý vstup dekodéru bodů, na vstup čítače slov, na první vstup prvního sekvenčního obvodu, na druhý vstup pátého klopného obvodu a na třetí vstup desátého hradla, první výstup čítače Slov je připojen na druhý vstup prvního sek venčního obvodu, na první vstup pátého hradla a na první vstup

- 2 239 S39 šestého sekvenčního obvodu, jeho druhý výstup na třetí vstup prvního sekvenčního obvodu, na druhý vstup osmého hradla, na druhý vstup pátého hradla a na druhý vstup šestého sekvenčního obvodu, třetí výstup čítače slov je připojen na čtvrtý vstup prvního sekvenčního obvodu, na druhý vstup prvního hradla a na třetí vstup osmého hradla, čtvrtý výstup čítače slov je připojen na pátý vstup prvního sekvenčního obvodu, první výstup čítače řádků rastru je připojen na třetí vstup šestého klopného obvodu, kdežto jeho druhý výstup je připojen na první vstup druhého hradla, třetí výstup čítače řádků rastru je připojen na druhý vstup druhého sekvenčního obvodu, čtvrtý výstup čítače řádků rastru je připojen na třetí vstup druhého sekvenčního obvodu, na druhý vstup druhého hradla a na druhý vstup šestého hradla, pátý výstup čítače řádků rastru je připojen na pátý vstup šestého sekvenčního obvodu, kdežto jeho šestý výstup je připojen na čtvrtý vstup druhého sekvenčního obvodu, na druhý vstup třetího sekvenčního obvodu a na třetí vstup druhého hradla, sedmý výstup Čítače řádků rastru je připojen na pátý vstup druhého sekvenčního obvodu, na třetí vstup třetího sekvenčního obvodu a na čtvrtý vstup druhého hradla, první výstup dekodéru bodů je připojen na první vstup prvního klopného obvodu a na první vstup druhého klopného obvodu, druhý výstup dekodéru bodů je připojen na druhý vstup druhého klopného obvodu a na první vstup čtvrtého sekvenčního obvodu, třetí výstup dekodéru bodů je připojen na první vstup třetího klopného obvodu, kdežto jeho čtvrtý výstup je připojen na druhý vstup prvního klopného obvodu, pátý výstup dekodéru bodů je připojen na druhý vstup třetího klopného obvodu a na druhý vstup registru dat, první výstup prvního sekvenčního obvodu je připojen na druhý Ajstup sedmého klopného obvodu a na první vstup čtvrtého klopného obvodu^ druhý výstup prvního sekvenčního obvodu je připojen na druhý vstup sedmého hradla a na vstup nulování čítače slov, první výstup druhého sekvenčního obvodu je připojen na první vstup šestého klopného obvodu a na první vstup třetího sekvenčního obvodu, kdežto jeho druhý výstup je připojen na vstup nulování čítače řádků rastru, výstup prvního klopného obvodu je připojen na první vstup třetího hradla s výstupem pro připojení na procesor, výstup druhého klopného obvodu je připojen na druhý vstup čtvrtého hradla s výstupem pro připojení na procesor, výstup třetího klopného obvodu je určen pro připojení na procesor,

- 3 239 539 první výstup čtvrtého klopného obvodu je připojen na třetí vstup pátého hradla, na první vstup pátého klopného obvodu a na druhý vstup desátého hradla, druhý výstup čtvrtého klopného obvodu je připojen na první vstup osmého hradla, jehož výstup je připojen na druhý vstup osmého klopného obvodu a na druhý vstup devátého klopného obvodu, výstup druhého hradla je připojen na druhý vstup šestého klopného obvodu, jehož výstup je připojen na třetí vstup devátého hradla, na první vstup multiplexoru a na první vstup desátého hradla, výstup třetího sekvenčního obvodu je připojen na třetí vstup jedenáctého hradla, na čtvrtý vstup šestého sekvenčního obvodu a na první vstup šestého hradla s výstupem pro připojení na zobrazovací monitor, výstup pátého hradla je připojen na první vstup sedmého klopného obvodu s výstupem pro připojení na zobrazovací monitor, první výstup pátého klopného obvodu je připojen na čtvrtý vstup jedenáctého hradla, na vstup čítače řádků rastru a na první vstup sedmého hradla, jehož výstup je připojen na první vstup osmého klopného obvodu a na první vstup devátého klopného obvodu, druhý výstup pátého klopného obvodu je připojen na první vstup druhého sekvenčního obvodu a na první vstup prvního hradla, jehož výstup je připojen na druhý vstup čtvrtého klopného obvodu a na první vstup devátého hradla, výstup devátého hradla je připojen na třetí vstup čtvrtého sekvenčního obvodu a na první vstup čítače adresy slov, výstup^desátého hradla je připojen na druhý vstup čítače adresy slov,-jehož výstup je připojen na čtvrtý vstup čtvrtého sekvenčního obvodu, výstup čtvrtého sekvenčního obvodu je připojen na třetí vstup čítače adresy slov, výstup osmého klopného obvodu je připojen na druhý vstup devátého hradla a na první vstup dvanáctého hradla s výstupem pro připojení na procesor, výstup devátého klopného obvodu je připojen na první vstup třináctého hradla s výstupem pro připojení na procesor, výstup registru dat je připojen na druhý vstup jedenáctého hradla s výstupem pro připojení na zobrazovací monitor, první výstup pátého sekvenčního obvodu je připojen na vstup registru zahajovací adresy, kdežto jeho druhý výstup je připojen na první vstup jedenáctého hradla a na třetí vstup šestého sekvenčního obvodu, první výstup šestého sekvenčního obvodu je připojen na druhý vstup třetího hradla, na první vstup čtvrtého hradla, na druhý vstup dvanáctého hradla a na druhý vstup třináctého hradla, druhý

- 4 **

239 S39 výstup šestého sekvenčního obvodu je určen pro připojení na procesor, vstup pátého sekvenčního obvodu je určen pro připojení na procesor, šestý vstup šestého sekvenčního obvodu je určen pro připojení na procesor, první soubor výstupů registru zahajovací adresy je připojen na první soubor vstupů čítače adresy slov, kdežto jeho druhý soubor výstupů je připojen na první soubor vstupů multiplexoru, soubor výstupů multiplexoru je připojen na druhý soubor vstupů čítače adresy slov se souborem výstupů pro připojení na procesor, soubor výstupů paměti první adresy je připojen na druhý soubor vstupů multiplexoru, soubor vstupů registru dat je určen pro připojení na procesor, soubor vstupů pátého sekvenčního obvodu, jakož i soubor vstupů registru zahajovací adresy jsou určeny pro připojení na procesor.

Výhodou zapojení řídicích obvodů grafické zobrazovací jednotky podle vynálezu je jeho jednoduchost, možnost použití běžných logických obvodů, jednoduché sdílení paměti zobrazení grafickou zobrazovací jednotkou a procesorem, možnost styku procesoru s pamětí zobrazení v době každého zpětného běhu řádku a zpětného běhu snímku, je-li požadována změna obsahu dat na zobrazovacím monitoru. Dále je to autonomní provoz grafické zobrazovací jednotky při neměnném obsahu dat na zobrazovacím monitoru, bez účasti procesoru, autonomní obnova obsahu dynamické paměti grafiky při běžném zobrazování dat, zrychlená obnova obsahu paměti grafiky při režimu sdílení paměti grafickou zobrazovací jednotkou a procesorem. Další výhodou je spolehlivost zapojení, snížena spotřeba elektrické energie a snadná údržba.

Příklad zapojení řídicích obvodů grafické zobrazovací jednotky podle vynálezu je znázorněn na připojených výkresech, na nichž obrázek la a obrázek lb představují blokové schéma zapojení.

Výstup 101 oscilátoru 10 je připojen na vstup 111 čítače 11 bodů a na první vstup 371 registru 37 dat. První výstup 112 čítače 11 bodů, jako děliče kmitočtu, je připojen na první vstup 151 dekodéru 15 bodů, jeho druhý výstup 113 na druhý vstup 152 dekodéru 15 bodů, jeho třetí výstup 114 na třetí vstup 153 dekodéru 15 bodů a na druhý vstup 362 čtvrtého sekvenčního obvodu 36. Čtvrtý výstup 115 čítače 11 bodů je připojen na Čtvrtý vstup

239 539

154 dekodéru 15 bodů, na vstup 121 čítače 12 slov, jako děliče kmitočtu, na první vstup 161 prvního sekvenčního obvodu 16, na druhý vstup 282 pátého klopného obvodu 28 a na třetí vstup 353 desátého hradla 35· První výstup 122 čítače 12 slov je připójén na druhý vstup 162 prvního sekvenčního obvodu 16, na první vstup 271 pátého hradla 27 a na první vstup 471 šestého sekvenčního obvodu 47, jeho druhý výstup 123 na třetí vstup 163 prvního sekvenčního obvodu 16, na druhý vstup 332 osmého hradla 33, na druhý vstup 272 pátého hradla 27 a na druhý vstup 472 šestého sekvenčního obvodu 47« Třetí výstup 124 čítače 12 slov je připojen na čtvrtý vstup 164 prvního sekvenčního obvodu 16, na druhý vstup 222 prvního hradla 22 a na třetí vstup 333 osmého hradla 33. Čtvrtý výstup 125 čítače 12 .slov je připojen na pátý vstup 165 prvniho sekvenčního obvodu 16« První výstup 132 čítače 13 řádků rastru, jako děliče kmitočtu, je připojen na třetí vstup 293 šestého klopného obvodu 29, kdežto jeho druhý výstup 133 je připojen na první vstup 231 druhého hradla 23. Třetí výstup 134 čítače 13 řádků rastru je připojen na druhý vstup 172 druhého sekvenčního obvodu 17. Čtvrtý výstup 135 čítače 13 řádků rastru je připojen na třetí vstup 173 druhého sekvenčního obvodu 17, na druhý vstup 232 druhého hradla 23 a na druhý vstup 302 šestého hradla 30. Pátý výstup 136 čítače 13 řádků rastru je připojen na pátý vstup 475 šestého sekvenčního obvodu 47, kdežto jeho šestý výstup 137 je připojen na čtvrtý vstup 174 druhého sekvenčního obvodu 17, na druhý vstup 242 třetího sekvenčního obvodu 24 a na třetí vstup 233 druhého hradla 23« Sedmý výstup 138 čítače 13 řádků rastru je při' pojen na pátý vstup 175 druhého sekvenčního obvodu 17, na třetí vstup 243 třetího sekvenčního obvodu 24 a na čtvrtý vstup 234 druhého hradla 23. První výstup 155 dekodéru 15 bodů je připojen na první vstup 181 prvního klopného obvodu 18 a na první vstup 191 druhého klopného obvodu 19. Druhý výstup 156 dekodéru 15 bodů je připojen na druhý vstup 192 druhého klopného obvodu 19 a na první vstup 361 čtvrtého sekvenčního obvodu 36« Třetí výstup 157 dekodéru 15 bodů je připojen na první vstup 201 třetího klopného obvodu 20, kdežto jeho čtvrtý výstup 158 je připojen na druhý vstup 182 prvního klopného obvodu 18« Pátý výstup 159 dekodéru 15 bodů je připojen na druhý vstup 202 třetího klopného obvodu 20 a na druhý vstup 372 registru 37 dat. První výstup 166 prvního sekvenčního obvodu 16 je připojen na druhý vstup 312 sedmého klopné- 6 239 339 ho obvodu 31 a na první vstup 211 čtvrtého klopného obvodu 21. Druhý výstup 167 prvního sekvenčního obvodu 16 je připojen na druhý vstup 322 sedmého hradla 32 a na vstup 126 nulování čítače 12 slov· První výstup 176 druhého sekvenčního obvodu 17 je připojen na první Vstup 291 šestého klopného obvodu 29 a na první vstup 241 třetího sekvenčního obvodu 24, kdežto jeho druhý výstup 177 je připojen na vstup 139 nulování Čítače 13 řádků rastru· Výstup 183 prvního klopného obvodu 18 je připojen na první vstup 251 třetího hradla 25, jehož výstup 253 je připojen na první vstup 502 mikroprocesoru 50, jehož součástí je neznázorněná paměí zobrazení· Výstup 193 druhého klopného obvodu 19 je připojen ha druhý vstup 262 čtvrtého hradla 26, jehož výstup 263 je připojen na druhý vstup 503 mikroprocesoru 50· Výstup 203 třetího klopného obvodu 20 je připojen na třetí vstup 504 mikroprocesoru 50· První výstup 213 čtvrtého klopného obvodu 21 je připojen na třetí vstup 273 pátého hradla 27, na první vstup 281 pátého klopného obvodu 28 a na druhý vstup 352 desátého hradla 35· Druhý výstup 214 čtvrtého klopného obvodu 21 je připojen na první vstup 331 osmého hradla 33, jehož výstup 334 je připojen na druhý vstup 392 osmého klopného obvodu 39 a na druhý vstup 412 devátého klopného obvodu 41, Výstup 235 druhého hradla 23 je připojen na druhý vstup 292 šestého klopného obvodu 29, jehož výstup 294 je připojen na třetí vstup 343 devátého hradla 34, na první vstup 451 multiplexoru 45 a na první vstup 351 desátého hradla 35· Výstup 244 třetího sekvenčního obvodu 24 je připojen na třetí vstup 383 jedenáctého hradla 38, na čtvrtý vstup 474 šestého sekvenčního obvodu 47 a na první vstup 301 šestého hradla 30, jehož výstup 303 je připojen na druhý vstup 492 monitoru 49 s obrazovkou· Výstup 274 pátého hradla 27 je připojen na první vstup 311 sedmého klopného obvodu 31, jehož výstup 313 je připojen na třetí vstup 493 monitoru 49 s obrazovkou· První výstup 283 pátého klopného obvodu 28 je připojen na čtvrtý vstup 384 jedenáctého hradla 38, na vstup 131 čítače 13 řádků rastru a na první vstup 321 sedmého hradla 32, jehož výstup 323 je připojen na první vstup 391 osmého klopného obvodu 39 á na první vstup 411 devátého klopného obvodu 41, Druhý výstup 284 pátého klopného obvodu 28 je připojen na první vstup 171 druhého sekvenčního obvodu 17 a na první vstup 221 prvního hradla 22, jehož výstup 223 je připojen na druhý vstup 212 čtvrtého klopného obvodu 21 a na první vstup 341

239 539 devátého hradla 34. Výstup 344 devátého hradla 34 je připojen na třetí vs—tup 363 čtvrtého sekvenčního obvodu 36 a na první vstup 463 čítače 46 adresy slov· Výstup 354 desátého hradla 35 je připojen na druhý vstup 464 čítače 46 adresy slov, jehož výstup 466 je připojen na čtvrtý vstup 364 čtvrtého sekvenčního obvodu 36· Výstup 365 čtvrtého sekvenčního obvodu 36 je připojen na třetí vstup 465 čitače 46 adresy slov· Výstup 393 osmého klopného obvodu 39 je připojen na druhý vstup 342 devátého hradla 34 a na první vstup 401 dvanáctého hradla 40, jehož výstup 403 je připojen na čtvrtý vstup 505 mikroprocesoru 50. Výstup 413 devátého klopného obvodu 41 jé připojen na první vstup 421 třináctého hradla 42, jehož výstup 423 je připojen na pátý vstup 506 mikroprocesoru 50· Výstup 374 registru 37 dat je připojen na druhý vstup 382 jedenác-tého hradla 38, jehož výstup 385 je připojen na první vstup 491 monitoru 49 s obrazovkou· První výstup 433 pátého sekvenčního obvodu 43 je připojen na vstup 441 registru 44 zahajovací adresy, kdežto jeho druhý výstup 434 je připojen na první vstup 381 jedenáctého hradla 38 a na třetí vstup 473 šestého sekvenčního obvodu 47. První výstup 477 šestého sekvenčního obvodu 47 je připojen na druhý vstup 252 třetího hradla 25, na první vstup 261 čtvrtého hradla 26, na druhý vstup 402 dvanácjtého hradla 40 a na druhý vstup 422 třináctého hradla 42· Druhý výstup 478 šestého sekvenčního obvodu 47 je připojen na šestý vstup 511 mikroprocesoru 50, jehož první výstup 507 je připojen na vstup 432 pátého sekvenčního obvodu 43 a jehož druhý výstup 510 je připojen na šestý vstup 476 šestého sekvenčního obvodu 47· První soubor výstupů 443 registru 44 zahajovací adresy je připojen na první soubor vstupů 461 čítače 46 adresy slov, kdežto jeho druhý soubor výstupů 444 je připojen na první soubor vstupů 452 multiplexoru 45. Soubor výstupů 454 multiplexoru 45 je připojen na druhý soubor vstupů 462 čítače 46 adresy slov, jehož soubor výstupů 467 je připojen na skupiny vstupů 509 mikroprocesoru 50. Soubor Výstupů 481 paměti 48 první adresy je připojen na druhý soubor vstupů 453 multiplexoru 45. První skupina výstupů 501 mikroprocesoru 50 je připojena na soubor vstupů 373 registru 37 dat. Druhá skupina výstupů 508 mikroprocesoru 50 je připojena na soubor vstupů 431 pátého sekvenčního obvodu 43 a na Soubor vstupů 442 registru 44 zahajovací adresy.

239 539

Monitor 49 s obrazovkou, jako zobrazovací monitor, může být externí zařízení, prostorově oddělené od výpočetního systému,nebo může být zabudován společně s číslicovými obvody ve společném systému, jako tomu je u inteligentních terminálů nebo grafických jednotek. Totéž platí pro mikroprocesor 50 nebo jiný procesor.

Oscilátor 10 generuje kmitočet pro zobrazování každého bodu na obrazovce monitoru 49 s obrazovkou. Základní kmitočet se pomocí čítače 11 bodů dělí rta zvolený počet bitů, tvořících délku slo va. Signály na výstupech 112 až 115 čítače 11 bodů jsou dekódovány v dekodéru 15 bodů, na jehož výstupu jsou získány impulsy v potřebných časových úsecích každého slova. Signály na výstupech 155 a 156 dekodéru 15 bodů ovládají druhý klopný obvod 19, jehož signál ha výstupu 193 je přes čtvrté hradlo 26 uvolněn na výstupu 263 a přiváděn jako první synchronizační impuls pro sdílenou paměť zobrazení, která je obsažena v mikroprocesoru 50. Další sig nály na výstupech 155 a 158 ovládají první klopný obvod 18 a přes třetí hradlo 25 je generován druhý synchronizační impuls, přiváděný na první Vstup 502 mikroprocesoru 50. Signály na výstupech 157 a 159 ovládají dálé třetí klopný obvod 20, jehož signál na výstupu 203 je přiváděn na třetí vstup 504 mikroprocesoru 50. Ten to signál přepisuje druhou část adresy, a sice sloupcovou, do vnitřního registru dynamické paměti typu RAM, přiváděnou ze souboru výstupů 467 čítače 46 adresy. Signál na čtvrtém výstupu 115 čítače 11 bodů je přiváděn na vstup 121 čítače 12 slov, který generuje binární posloupnost zvoleného počtu slov V jednom rastrovém řádkt} a současně jsou vybrané výstupy připojeny na vstupy prvního sekvenčního obvodu 16, který na druhém výstupu 167 generuje nulovací impuls, přiváděný na vstup 126 nulování čítače 12 slov. Signál na prvním výstupu 166 prvního Sekvenčního obvodu 16 společně se signálem na výstupu 223 prvního hradla 22 ovládá čtvrtý klopný obvod 21, na jehož prvním výstupu 213 je generován signál, určující první fázi zobrazování řádku rastru. Na první vstup 281 pátého klopného obvodu 28 a jeho druhý vstup 282 jsou přiváděny signály pro určení druhé fáze zobrazování řádku rastru. Na prvním výstupu 283 pátého klopného obvodu 28 je generován signál, který určuje časový úsek řádku rastru, který je zobrazován na stínítku obrazovky monitoru 49 s obrazovkou. V době zpětného běhu řádku rastru je přes sedmé hradlo 32 a osmé hradlo 33 ovlá9

239 539 dán osmý klopný obvod 29 a devátý klopný obvod 41, které přes dvanácté hradlo 40 a třinácté hradlo 42 generují definované časové úseky, přiváděné na čtvrtý vstup 505 a pátý vstup 506 mikroprocesoru 50. V těohto definovaných úsecích zpětného běhu řádku rastru je možné sdílení paměti zobrazení mikroprocesorem 50. Mikroprocesor 50 v této době může provádět čtení nebo zápis dat z paměti zobrazení nebo do paměti zobrazení, aniž by přerušoval režim zobrazování dat na stínítku obrazovky monitoru 49 s obrazovkou. Výstup 283 pátého klopného obvodu 28 je připojen na vstup 131 čítače 13 řádků rastru, který generuje na svých výstupech 132 až 138 posloupnost zvoleného počtu řádků rastru v jednom snímku a současně jsou vybrané výstupy tohoto čítače 13 řádků rastru připojeny na vstupy druhého sekvenčního obvodu 17, který na druhém výstupu 177 generuje nulovací impuls, přiváděný na vstup 139 nulování čítače 13 řádku rastru. První výstup 176 tohoto druhého sekvenčního obvodu 17 je přiváděn na první vstup 291 šestého klopného obvodu 29 a současně na první vstup 241 třetího sekvenčního obvodu 24. Na druhý vstup 242 a třetí vstup 243 tohoto obvodu jsou připojeny poslední dva a sice nejvyšší bity generované posloupnosti řádků rastru. Na jeho výstupu 244 je generován signál, určující časový úsek pro zobrazení každého snímku na stínítku obrazovky monitoru 49 s obrazovkou. Signál na výstupu 244 třetího sekvenčního obvodu 24, přiváděný na první vstup 301 šestého hradla 30 a signál na čtvrtém výstupu 135 čítače 13 řádků rastru generují na výstupu 303 tohoto hradla snímkový synchronizační impuls, přiváděný na druhý vstup 492 monitoru 49 s obrazovkou. Signál na výstupu 244 třetího sekvenčního obvodu 24 je přiváděn současně i na čtvrtý vstup 474 šestého sekvenčního obvodu 47, přičemž na jeho první, druhý a pátý vstup 471, 472 a 475 jsou přiváděny signály z druhého výstupu 133, třetího výstupu 134 a pátého výstupu 136 čítače 13 řádků rastru a současně na třetí vstup 473 tohoto šestého sekvenčního obvodu 47 je přiváděn signál z druhého výstupu 434 pátého sekvenčního obvodu 43, který generuje příkazy přebíráhé z druhé skupiny 508 mikroprocesoru 50, Na druhém výstupu 434 tohoto pátého sekvenčního obvodu 43 je generován signál, který označuje, že je požadováno zobrazení na monitoru 49 s obrazovkou, přičemž tento signál je rovněž příkazem pro zobrazovacíjjednotku, že musí zabezpečit svými signály správný chod paměti mikroprocesoru 50. Toto zabezpečení se děje zpětným hlášením vysílaném na druhém výstupu

- 10 239 539

478 šestého sekvenčního obvodu 47, který mikroprocesor 50 přijímá na svém šestém vstupu 511» Ná prvním výstupu 477 šestého sekvenčního obvodu 47 je generován signál, který uvolňuje činnost třetího, čtvrtého a dvanáctého a třináctého bradla 25, 26, 40,

42, jež generují potřebné signály pro zabezpečení správné Činnosti paměti zobrazení v mikroprocesoru 50 ₍ a to synchronně s obvody pro generování adresy. Posloupnost generování adresy, přítomné na první skupině výstupů 467 čítače 46 adresy slov je způsobena vstupními impulsy, které jsou přivedeny z výstupu 354 desátého hradla 35. Na první vstup 351 tohoto desátého hradla 35 jsou přiváděny signály z výstupu 294 šestého klopného obvodu 29, na druhý vstup 352 a třetí vstup 353 jsou přiváděny impulsy z prvního výstupů 213 čtvrtého klopného obvodu 21 a ze čtvrtého výstupu 115 čítače 11 bodů. Na druhý vstup 292 šestého klopného obvodu 29 je připojen výstup 235 druhého hradla 23, na jehož vstupy jsou přiváděny signály ž výstupů 133, 135, 137 a 138 čítače 13 řádků rastru, které určí poslední řádek rastru v každém snímku. Na třetí vstup 293 šestého klopného obvodu 29 je připojen první výstup 132 čítače 13 řádků rastru, áestý klopný obvod 29 generuje tak časový úsek, ve kterém probíhá poslední řádek rastru každého snímku. Čítač 46 adresy slov je zapojen jako čítač s předvolbou počátečního stavu. Na první soubor vstupů 461 čítače 46 adresy slov jsou přivedeny signály z prvního souboru výstupů 443 registru 44 zahajovací adresy, zatímco signály druhého souboru výstupů 444 jsou přivedeny na první soubor vstupů 452 multiplexoru 45. Ná druhý soubor vstupů 453 tohoto multiplexoru 45 je připojen soubor výstupů 481 paměti 48 první adresy, od které počíná čtení paměti zobrazení na obrazovku monitoru 49 s obrazovkou. Signál pro přepínání signálů z prvního souboru výstupů 452 a druhého souboru výstupů 453 je přiváděn z výstupu 294 šestého klopného obvodu 26 na první vstup 451 multiplexoru 45. Signály souboru výstupů 454 tohoto multiplexoru 45 jsou přiváděny na druhý soubor vstupů 462 čítače 46 adresy slov. První soubor výstupů 443 registru 44 zahajovací adresy je připojen na první soubor vstupů 461 čítače 46 adresy slov. Na první vstup 463 čítače 46 adresy slov je připojen výstup 344 devátého hradla 34, kde je generován signál pro přepis dat ž prvního souboru výstupů 443 jako předvolba čítače 46 adresy slov. Na druhý vstup 464 čítače adresy slov jsou přiváděny posouvací impulsy čítače 46 adresy slov,

- 11 239 539 generované na výstupu 354 desátého hradla 35· Na plnění čítače 46 adresy slov je indikováno na prvním výstppu 466 tohoto čítače 46 adresy slov a signál je přiváděn na čtvrtý vstup 364 čtvrtého sekvenčního.obvodu 36, na jehož třetí vstup 363 je přiváděn signál z výstupu 344 devátého hradla 34, který určuje okamžik přepnutí počáteční adresy ze souboru výstupů 454 multiplexoru 45 Po zobrazení dat, obsažených na adrese posledního slova se tedy čítač 46 adresy slov předvolí na zahajovací adresu prvního slova Toto první slovo je převzato ze souboru výstupů 481 z pevné paměti 48 první adresy. Tento stav je výchozí pro zobrazování sním ku, kdy data z paměti zobrazení v mikroprocesoru 50 jsou zobrazo vána od první adresy, která je umístěna na obrazovce monitoru 49 s obrazovkou vlevo nahoře až do adresy poslední, která je zobrazena vpravo dole. Jestliže chceme dosáhnout tak zvaného rolování obrazu, to je čtení dat z paměti zobrazení nikoliv od první adre sy, ale od adresy zahajovací, pak tato adresa je dodána z druhé skupiny výstupů 508 mikroprocesoru, který předává v tomto případě dvě slova. V prvním slově je obsažen příkaz k převzetí adresy po čátečního slova, který je signálem na prvním výstupu 507 mikroprocesoru 50 přepsán z druhé skupiny výstupů 508 mikroprocesoru 50 na vstupy 431 pátého sekvenčního obvodu 43. Druhé slovo, vyslané mikroprocesorem 50, obsahuje adresu zahajovacího slova, která je převzata na vstupy 442 registru 44 zahajovací adresy. Okamžik převzetí adresy je určen signálem i výstupu 507, přicházejícím na vstup 432 pátého sekvenčního obvodu 43, kdy z prvního výstupu 433 je generován impuls na vstup 441 .registru 44 zahajovací adresy. Od této zahajovací adresy začíná generace adresy dalších slov snímku, která je postupně zvyšována v čítači 46 adresy. V okamžiku, kdy je v průběhu zobrazení jednoho snímku do sazeno nejvyšší adresy zobrazované paměti, je na druhém výstupu 466 generován signál, přivedený na čtvrtý vstup 364 čtvrtého sek venčního obvodu 36, na jehož výstupu 365 je generován signál, který je přiveden na třetí vstup 465 čítače 46 adresy slov. Tento signál způsobí, že do čítače 46 adresy slov se nastaví počáteční adresa slova. Od této adresy je Čítač 46 adresy slov opět zvyšován až dosáhne adresy, obsažené na posledním místě zobrazovaného snímku. V době zpětného běhu snímku je obsah registru 44 zahajovací adresy opět přepsán jako výchozí stav čítače 46 adresy slov. Zobrazovaný snímek je tedy zahajován čtením dat

239 539 z paměti zobrazení, které jsou obsaženy na zahajovací adrese· Změnou obsahu registru 44 zahajovací adresy se dosáhne čteni paměti z jiného výchozího místa· Signály na souboru výstupů 467 čítače 46 adresy jsou přiváděny na skupinu vstupů 509 mikroprocesoru 50* Výstupy z paměti zobrazení jsou totožné s první skupinou výstupů 501 mikroprocesoru 50· První skupina výstupů 501 tvoří soubor vstupů 373 registru 37 dat, který přebírá data pomocí signálu na druhém vstupu 372 registru 37 dat, který je na tento vstup přiváděn z pátého Výstupu 159 dekodéru 15 bodů* Tato data jsou přebírána v paralelním tvaru, kdežto vysouvání dat se v součinnosti s vychylováním paprsku na obrazovce monitoru 49 s obrazovkou děje seViově. Z výstupu 101 oscilátoru 10 je přiváděn periodický signál, kterým se data vysouvají v sériovém tvaru na výstup 374 registru 37 dat. Výstup tohoto registru 37 dat je přiváděn na první vstup 491 monitoru 49 s obrazovkou· Obsahem signálu je video-složka pro jasovou modulaci obrazovky monitoru 49 s obrazovkou·

Vynálezu lze použít v zařízeních výpočetní techniky, kde se generuje signál pro horizontální a vertikální synchronizaci a sestavují datové signály synchronně s rozkladovými signály, přičemž datové signály obsahují informaci o zobrazení v abecedně-číslicovém nebo grafickém tvaru.

Claims (1)

1. PŘEDMĚT VYNÁLEZU

   239 S39

   Zapojení řídicích obvodů grafické zobrazovací jednotky s oscilátorem, s děliči kmitočtu, se sekvenčními obvody, s klopnými obvody a s hradly, vyznačené tím, že výstup (101) oscilátoru (10) je připojen na vstup (111) čítače (11) bodů a na první vstup (371) registru (37) dat, první výstup (112) čítače (11) bodů je připojen na první vstup (151) dekodéru'(15) bodů, jeho druhý výstup (113) na druhý vstup (152) dekodéru (15) bodů, jeho třetí výstup (114) na třetí vstup (153) dekodéru (15) bodů a na druhý vstup (362) čtvrtého sekvenčního obvodu (36), čtvrtý výstup (115) čítače (11) bodů je připojen na čtvrtý vstup (154) dekodéru (15) bodů, na vstup (121) čítače (12) slov, na první vstup (161) prvního sekvenčního obvodu (16), na druhý vstup (282) pátého klopného obvodu (28) a na třetí vstup (353) desátého hradla (35), první výstup (122) čítače (12) slov připojen na druhý vstup (162) prvního sekvenčního obvodu (16), na první vstup (271) pátého hradla (27) a na první vstup (471) šestého sekvenční ho obvodu (47), jeho druhý výstup (123) na třetí vstup (163) prvního sekvenčního obvodu (16), na dřuhý vstup (332) osmého hradla (33), na druhý vstup (272) pátého hradla (27) a na druhý vstup (472) šestého sekvenčhího obvodu (47), třetí výstup (124) čítače (12) slov je připojen na čtvrtý vstup (164) prvního sekvenčního obvodu (16), na druhý vstup (222) prvního hradla (22) a na třetí vstup (333) osmého hradla (33), čtvrtý výstup (125) čítače (12) slov je připojen na pátý vstup (165) prvního sekvenčního obvodu (16), první výstup (132) čítače (13) řádků rastru je připojen na třetí vstup (293) šestého klopného obvodu (29), kdežto jeho druhý výstup (133) je připojen na první vstup (231) druhého hradla (23), třetí výstup (134) čítače (13) řádků rastru je připojen na druhý vstup (172) druhého sekvenčního obvodu (17), čtvrtý výstup (135) čítače (13) řádků rastru je připojen na třetí vstup (173) druhého sekvenčního obvodu (17), na druhý vstup (232) druhého hradla (23) a na druhý vstup (302) šestého hradla (30), pátý výstup (136) čítače (13) řádků rastru je připojen na pátý vstup (475) šestého sekvénčního obvodu (47), kdežto jeho šestý výstup (137) je připojen na čtvrtý vstup (174) druhého sekvenčního obvodu (17), na druhý vstup (242) třetího sekvenčního obvodu (24) a na třetí vstup (233) druhého hradla (23), sedmý výstup (138) čítače (13) řádků rastru je připojen na pátý vstup (175) druhého

   - 14 239 539 sekvenčního obvodu (17), na třetí vstup (243) třetího sekvenčního obvodu (24) a na'čtvrtý vstup (234) dřiihého hradla (23)» první výstup (155) dekodéru (15) bodů je připojen na první vstup (181) prvního klopného obvodu (18) a na první vstup (181) druhého klopného obvodu (19), druhývýstup (156) dekodéru'(15) bodů je připojen na druhý vstup (192) druhého klopného obvodu (19) a na první vstup (361) čtvrtého sekvenčního obvodu (36), třetí výstup (157) dekodéru (15) bodů je připojen na první Vstup (201) třetího klopného obvodu (20), kdežto jeho čtvrtý výstuo (158) je připojen na druhý vstup (182) prvního klopného obvodu (18), pátý výstup (159) dekodéru (15) bodů je připojen na druhý vstup (202) třetího klopného obvodu (20) a na druhý vstup (372) registru (37) dat, první výstup (166) prvního sekvenčního obVodu (16) je připojen na druhý vstup (312) sedmého klopného obvodu (31) a na první vstup (211) čtvrtého klopného obvodu (21), druhý výstup (167) prvního sekvenčního?obvodu (16) je připojen na druhý vstup (322) sedmého hradla (32) a na vstup (126) nulování čítače (12) sláv, první výstup (176) druhého sekvénčního obvodu (17) je připojen na první vstup (291) šestého klopného obvodu (29) a na první vstup (241) třetího sekvenčního obvodu (24), kdežto jeho druhý výstup (177) je připojen na vstup (139) nulování čítače (13) řádků rastru, výstup (183) prvního klopného obvodu (18) je připojen na první vstup (251) třetího hradla (25) s výstupem (253) pro připojení na procesor, výstup (193) druhého klopného obvodu (19) je připojen na druhý vstup (262) čtvrtého hradla (26) s výstupem (263) pro připojení na procésoř, výstup (203) třetího klopného obvodu (20) je určen pro připojení na procesor, první výstup (213) čtvrtého klopného obvodu (21) je připojen na třetí vstup (273) -pátého hradla (27), na prÝní vstup (281) pátého klopného óbvodu (28) a na druhý vstup (352) desátého hradla (35), druhý výstup (214) čtvrtého klopného obvodu (21) je připojen na první vstup (331) osmého hradla (33), jehož výstup (334) je připojen na druhý vstup (392) osmého klopného obvodu (39) a na druhý vstup (412) devátého klopného obvodu (41), výstup (235) druhého hradla (23) je připojen na druhý vstup (292) šestého klopného obvodu (29) jehož výstup (294) je připojen na třetí vstup (343) devátého hradla (34), na první vstup (451) multiplexoru (45) a na první vstup (351) desátého hradla (35), výstup (244) třetího sekvenčního obvodu (24) je připojen ná třetí vstup (383) jedenáctého hrad- 15

   239 539 la (38), na čtvrtý vstup (474) šestého sekvenčního obvodu (47) a na první vstup (301) šestého hradla (30) s výstupem (303) pro připojení na zobrazovací monitor, výstup (274) pátého hradla (27) je připojen na první vstup (311) sedmého klopného obvodu (31) s výstupem (313) pro připojení na zobrazovací monitor, prÝní výstup (283) pátého klopného obvodu (28) je připojen na čtvrtý vstup (384) jedenáctého hradla (38), na vstup (131) čítače (13) řádků rastru a na první vstup (321) sedmého hradla (32), jehož výstup (323) je připojen na první vstup (391) osmého klopného obvodu (39) a na první vstup (411) devátého klopného obvodu (41), druhý výstup (284) pátého klopného obvodu (28) je připojen na první vstup (171) druhého sekvenčního obvodu (17) a na první vstup (221) prvního hradla .(22), jehož výstup (223) je připojen na druhý vstup (212) čtvrtého klopného obvodu (21) a na první vstup (341) devátého hradla (34), výstup (344) devátého hradla (34) jé připojen na třetí vstup (363) čtvrtého sekvenčního obvodu (36) a na první vstup (463) Čítače (46) adresy slov, výstup (354) desátého hradla (35) je připojen na druhý vstup (464) čítače (46) adresy slov, jehož výstup (466) je připojen na čtvrtý vstup (364) čtvrtého sekvenčního obvodu (36), výstup (365) čtvrtého sekvenčního obvodu (36) je připojen na třetí vstup (465) čítače (46) adresy slov, výstup (393) osmého klopného obvodu (39) je připojen na druhý vstup (342) devátého hradla (34) a ná první vstup (401) dvanáctého hradla (4C) s výstupem (403) pro připojení na procesor, výstup (413) devátého klopného obvodu (41) je připojen na první vstup (421) třináctého hradla (42) s výstupem (423) pro připojení na procesor, výstup (374) registru (37) dat je připojen na druhý vstup (382) jedenáctého hradla (38) s výstupem (385) pro připojení na zobrazovací monitor, první výstup (433) pátého sekvenčního obvodu (43) je připojen na vstup (441) registru (44) zahajovací adresy, kdežto jeho druhý výstup (434) je připojen na první vstup (381) jedenáctého hradla (38) a na třetí vstup (473) šestého sekvenčního obvodu (47), první výstup (477) šestého sekvenčního obvodu (47) je připojen na druhý vstup (252) třetího hradla (25), na první vstup (261) čtvrtého hradla (26), na druhý vstup (402) dvanáctého hradla (40) a na druhý vstup (422) třináctého hradla (42), druhý výstup (478) šestého sekvenčního obvodu (47) je určen'pro připojení na procesor, vstup (432) pátého sekvenčního obvodu (43) je určen pro připojení na procesor, šestý

   - 16 —

   239 539 vstup (476) šestého sekvenčního obvodu (47) je určen pro připojení na procesor, první soubor výstupů (443) registru (44) zahajovací adresy je připojen na první soubor vstupů (461) čítače (46) adresy slov, kdežto jeho druhý soubor výstupů (444) je připojen na první soubor vstupů (452) multiplexoru (45), soubor výstupů (454) multiplexoru (45) je připojen na druhý soubor vstupů (462) čítače (46) adresy slov se souborem výstupů (467) pro připojení na procesor, soubor výstupů (481) paměti (48) první adresy je připojen na druhý soubor vstupů (453) multiplexoru (45), soubor vstupů (373) registru (37) dat je určen pro připojení na procesor, sou bor vstupů (431) pátého sekvenčního obvodu (43), jakož i soubor vstupů (442) registru (44) zahajovací adresy jsou určeny pro připojení na procesor.