CS238458B1

CS238458B1 - Involvement of a system controller to quantize concurrent quasi-static and dynamic signals

Info

Publication number: CS238458B1
Application number: CS827526A
Authority: CS
Inventors: Alois Stastny; Jiri Patrovsky; Vladimir Nejedly
Original assignee: Alois Stastny; Jiri Patrovsky; Vladimir Nejedly
Priority date: 1982-10-22
Filing date: 1982-10-22
Publication date: 1985-11-13
Also published as: CS752682A1

Abstract

Zapojení řadiče, který řídí činnost systému ke kvantováni v čase a amplitudě současně probíhajících kvazistatických, to je relativně pomalu se měnících a dynamických, to je relativně rychle se měnících, analogových měřicích signálů. Podstata spočívá v tom, že řadič sestává ze dvou čítačů (5) a (7) a bloku (6) řídicí logiky. První čítač (5) na základě vstupních hodinových impulsů generuje impulsní signály s frekvencemi, které odpovídají frekvencím vzorkování jednotlivých tříd signálů stejných dynamických vlastností, do kterých jsou vstupní analogové signály rozděleny. Druhý čítač (7) určuje příslušnost vstupních analogových signálů do jednotlivých tříd signálů stejných dynamických vlastností a blok (6) řídící logiky na základě výstupních signálů z obou čítačů (5). (7) řídicího slova z minipočítače (3) a vstupních hodinových impulsů řadiče (4) vydává povely pro přenos dat z výstupu analogočíslicového převodníku (2) do paměti minipočítače (3), platné pro jednotlivé třídy vstupních analogových signálů, stejných dynamických vlastnosti. Zapojení řadiče podle vynálezu se s výhodou uplatní ve všech systémech do minipočítače | které používají multiplexor analogových signálů a centrální analogo- Číslicový převodník.Connection of a controller that controls the operation of the system for quantizing in time and amplitude simultaneously occurring quasi-static, i.e. relatively slowly changing and dynamic, i.e. relatively quickly changing, analog measuring signals. The essence lies in the fact that the controller consists of two counters (5) and (7) and a control logic block (6). The first counter (5) on the basis of input clock pulses generates pulse signals with frequencies that correspond to the sampling frequencies of individual signal classes of the same dynamic properties into which the input analog signals are divided. The second counter (7) determines the affiliation of the input analog signals to individual signal classes of the same dynamic properties and the control logic block (6) on the basis of output signals from both counters (5). (7) of the control word from the minicomputer (3) and the input clock pulses of the controller (4) issues commands for data transfer from the output of the analog-to-digital converter (2) to the memory of the minicomputer (3), valid for individual classes of input analog signals, of the same dynamic properties. The connection of the controller according to the invention is advantageously applied in all systems in the minicomputer | which use an analog signal multiplexer and a central analog-to-digital converter.

Description

Vynález se týká zapojení řadiče, který řídí činnost systému ke kvantování v čase a amplitudě současně probíhajících kvazistatických, tj, relativně pomalu se měnících, a dynamických, tj. relativně rychle se měnících analogových měřicích signálů. Signály se kvantují za účelem jejich zavedení do minipočítače a jejich následného zpracování.The invention relates to a controller connection that controls the operation of a system to quantize the quasi-static, i.e., relatively slowly changing, and dynamic, i.e., relatively rapidly changing, analog measurement signals simultaneously and over time. The signals are quantized for introduction into the minicomputer and their subsequent processing.

Dosud známé řadiče v systémech ke kvantování analogových měřicích signálů, obsahujících multiplexor vstupních analogových signálů, centrální analogočíslicový převodník a minipočítač, pracují tak, že na základě vstupních hodinových impulsů řadiče a v závislosti na nastavených parametrech vytvářejí jednotlivé pracovní cykly řadiče, ve kterých postupně generují pro zvolený počet vstupních kanálů jejich adresy, takže se v daném pracovním cyklu prostřednictvím multiplexoru postupně připojují jednotlivé kanály ke vstupu analogočíslicového převodníku, přičemž vždy při vyslání adresy následuje startovací signál pro analogočíslicový převodník, čímž se zahájí činnost analogočíslicového převodníku, který převede vstupní analogový údaj z daného kanálu na výstupní číslicovou hodnotu, která se po vyslání povelového signálu z řadiče na řídicí vstup minipočítače převede přes datový vstup minipočítače do jeho paměti.Known controllers in systems for quantizing analog measurement signals, including an analog input multiplexer, a central analog-to-digital converter, and a minicomputer, operate to create individual duty cycles of the controller based on the input clock pulses of the controller and depending on the set parameters. selected number of input channels of their address, so that in a given duty cycle through the multiplexer, the individual channels are gradually connected to the input of the analog-to-digital converter, each time sending the address follows the start signal for the analog-to-digital converter. channel to the output digital value, which after sending a command signal from the controller to the control input of the minicomputers entry into his memory.

Nevýhodou těchto řadičů je, že jsou-li v souboru vstupních analogových signálů dynamické a kvazistatické signály, tj. signály, které se značně liší svou proměnlivostí v čase, pak je požadovaná frekvence pracovních cyklů, kdy se v každém pracovním cyklu přenášejí data do minipočítače postupně ze všech zvolených kanálů, určena dynamickými vlastnostmi rychle se měnících vstupních signálů a je nadbytečná pro kvazistatické vstupní signály; parněF minipočítače se tak plní nadbytečnými údaji, které popisují průběh pomalu se měnících signálů a její kapacity se špatně využívá.The disadvantage of these controllers is that if there are dynamic and quasi-static signals in the set of analog input signals, ie signals that differ considerably in their variability over time, then the frequency of the duty cycles is required, with data being transferred to the minicomputer in each duty cycle from all selected channels, determined by the dynamic properties of the rapidly changing input signals and is superfluous for quasi-static input signals; steamF mini minicomputers are thus filled with redundant data describing the course of slowly changing signals and its capacity is poorly used.

Uvedené nevýhody odstraňuje zapojení řadiče systému ke kvantování současně probíhajících kvazistatických a dynamických signálů s multiplexorem analogových signálů, analogočíslicovým převodníkem a minipočítačem podle vynálezu, jehož podstata spočívá v tom, že řadič sestává z prvního čítače, z bloku řídicí logiky a z druhého čítače, přičemž první vstup bloku řídicí logiky je spojen s výstupem minipočítače a dru- 2 238 458 hý vstup bloku řídicí logiky je spojen s druhým výstupem analogočí sli co vého převodníku, jehož druhý vstup je spojen s druhým výstupem bloku řídicí logiky, na jehož třetí vstup je připojen zdroj hodinových impulsů, jenž je současně připojen na vstup prvního čítače, jehož výstup je spojen se čtvrtým vstupem bloku řídicí logiky, jehož pátý vstup je spojen s výstupem druhého čítače, jehož první vstup je spojen se čtvrtým výstupem bloku řídicí logiky, přičemž první výstup bloku řídicí logiky je spojen s prvním vstupem multiplexoru analogových signálů, třetí výstup bloku řídicí logiky je spojen s řídicím vstupem minipočítače a pátý výstup bloku řídicí logiky je spojen s druhým vstupem druhého čítače·These drawbacks are eliminated by the connection of a system controller for quantizing simultaneous quasi-static and dynamic signals with an analog signal multiplexer, an analog-to-digital converter and a minicomputer according to the invention, which consists of a first counter, a control logic block and a second counter. the control logic block is connected to the minicomputer output and the second 2 238 458 control logic block input is connected to the second output of the analog converter, the second input of which is connected to the second output of the control logic block to which the third input is connected simultaneously connected to the input of the first counter whose output is connected to the fourth input of the control logic block, the fifth input of which is connected to the output of the second counter whose first input is connected to the fourth output of the control logic block, the first output of the control logic block is connected to the first input of the analog signal multiplexer, the third output of the control logic block is connected to the control input of the minicomputer and the fifth output of the control logic block is connected to the second input of the second counter

Výhodou navrženého zapojení je, že sice nadále probíhá v daných pracovních cyklech převod signálů ze všech vstupních kanálů, avšak povely pro přenos dat z výstupu analogočíslicového převodníku do paměti minipočítače se vydávají jen pro některé výstupní údaje analogočíslicového převodníku. Tím se dosáhne toho, že se nadbytečné údaje, které odpovídají pomalu se měnícím vstupním analogovým signálům, do paměti minipočítače nepřenášejí.The advantage of the proposed wiring is that while the signals are being transferred from all input channels in given duty cycles, the commands for transferring data from the output of the analog-to-digital converter to the minicomputer memory are issued only for some output data of the analog-to-digital converter. This ensures that the redundant data corresponding to the slowly changing analog input signals is not transferred to the memory of the minicomputer.

Příklad provedení zapojení podle vynálezu je schematicky znázorněn na připojeném výkresu.An exemplary embodiment of the circuit according to the invention is shown schematically in the attached drawing.

Systém je tvořen multiplexorem 1 analogových signálů, analogočíslicovým převodníkem 2, minipočítačem 2 ^a řadičem 4. Řadič J. sestává z prvního čítače z bloku 6 řídicí logiky a z druhého čítače Na analogové vstupy multiplexoru 1 analogo vých signálů jsou přivedeny měřicí signály. Výstup multiplexoru 1 analogových signálů je spojen s prvním vstupem analogočíslicového převodníku 2, jehož první výstup je spojen s datovým^in^o ci t ače Výstup minipočítače J je spojen s prvním vstupem bloku 6 řídicí logiky, jehož druhý vstup je spojen s druhým výstupem analogočíslicového převodníku 2. Druhý vstup analogočíslicového převodníku 2 je spojen s druhým výstupem bloku 6 řídicí logiky, na jehož třetí vstup je připojen zdroj hodinových impulsů_t jenž je současně připojen na vstup prvního čítače Jjj, jehož první výstup je spojen se čtvrtým vstupem bloku.6 řídicí logiky. Pátý vstup bloku 6 řídicí logiky je spojen s výstupem druhého čítače 2» jehož první vstupThe system consists of an analog signal multiplexer 1, an analog-to-digital converter 2, a minicomputer 2, ^{and a} controller 4. Controller J. consists of a first counter of control logic block 6 and a second counter. The analog inputs of the analogue multiplexer 1 are connected to measuring signals. The output of the analogue multiplexer 1 is connected to the first input of the A / D converter 2, the first output of which is connected to the data input of the minicomputer J is connected to the first input of the control logic block 6, the second input of which is connected to The second input of the analog-to-digital converter 2 is connected to the second output of control logic block 6, the third input of which is connected to a clock pulse source _t, which is simultaneously connected to the input of the first counter Jjj. logic. The fifth input of control logic block 6 is coupled to the output of the second counter 2 whose first input

238 458238 458

- 3 je spojen se čtvrtým výstupem bloku 6 řídicí logiky. První výstup bloku 6 řídicí logiky je spojen s řídicím vstupem multiplexoru 1 analogových signálů, třetí výstup bloku 6 řídicí logiky je spojen s řídicím vstupem minipočítače J a pátý výstup bloku 6 řídicí logiky je spojen s druhým vstupem druhého čítače 2·- 3 is coupled to the fourth output of control logic block 6. The first output of the control logic block 6 is coupled to the control input of the analog multiplexer 1, the third output of the control logic block 6 is coupled to the control input of the minicomputer J and the fifth output of the control logic block 6 is coupled to the second input of the second counter.

Pro výklad funkce řadiče jsou vstupní analogové signály rozděleny podle svých dynamických vlastností do několika tříd tak, že v každé třídě jsou vždy signály, kterým odpovídá stejná frekvence vzorkování. Řadič 4 generuje povelový signál p, který způsobuje zápis výstupního číselného údaje z analogočísli cového převodníku 2 do paměti minipočítače J pro údaje příslušné vstupním analogovým signálům dané třídy, nikoliv v každém, ale pouze v některém pracovním cyklu, který odpovídá dané třídě signálů. Výsledek je stejný, jako kdyby se signály, patřící do jednotlivých třídjvzorkovaly frekvencemi, odpovídajícími těmto třídám. Řadič 4 sestává z prvního čítače 2, z bloku 6 řídicí logiky a druhého čítače 2· První čítač £ čítá hodinové impulsy h, z nichž každý startuje jeden pracovní cyklus. Na výstupu prvního čítače který se skládá z několika paralelních vývodů, se objevují impulsy, z kterých se v bloku 6 řídicí logiky odvozuje povelový signál p pro přenos dat z analogočíslico.vého převodníku 2 do minipočítače 3· Frekvence impulsů na jednotlivých vývodech výstupu prvního čítače £ odpovídá jednotlivým požadovaným frekvencím vzorkování pro dané třídy vstupních analogových signálů. Druhý čítač 2 čítá převody v rámci každého pracovního cyklu. Na výstupu druhého čítače 2» který se rovněž skládá z několika paralelních vývodů, se objevují impulsy, které se v bloku 6 řídicí logiky používají k výběru výstupních vývodů z prvního čítače £ v závislosti na příslušnosti právě vzorkovaného vstupního analogového signálu určité třídě. Rozdělení signálů do tříd se druhému čítači 2 zadává řídicím slovem s3, které se v bloku 6 řídicí logiky odvozuje od řídicího slova sl, které přichází z minipočítače 3. Druhý čítač 2 mění svůj stav vždy po příchodu signálu a, který se v bloku 6 řídicí logiky odvozuje od signálu k, který přichází z analogočísli cového převodníku 2., když tento zakončí převod. V bloku 6 řídicí logiky se vyhodnocují výstup- 4 238 4S8 ní signály z čítačů a J a hodinové impulsy h, které označují začátek pracovního eyklu systému a na základě těchto signálů se vydává povelový signál p, který způsobí přenos výstupního číselného údaje analogočíslicového převodníku .2 do paměti minipočítače 2·To interpret the controller's function, the analog input signals are divided into several classes according to their dynamic properties, so that each class has signals that match the same sampling rate. The controller 4 generates a command signal p that causes the output numeric data from the A / D converter 2 to be written to the memory of the minicomputer J for the data corresponding to the analog input signals of the class, not in each but only some duty cycle corresponding to the class. The result is the same as if the signals belonging to each class were sampled at frequencies corresponding to those classes. Controller 4 consists of a first counter 2, a control logic block 6 and a second counter 2. At the output of the first counter consisting of several parallel terminals, pulses appear, from which the control signal p is derived in block 6 of the control logic to transmit data from the A / D converter 2 to the minicomputer 3. corresponds to the individual required sampling frequencies for the given classes of analog input signals. The second counter 2 counts the transfers within each duty cycle. At the output of the second counter 2, which also consists of several parallel pins, there are pulses which are used in the control logic block 6 to select the output pins from the first counter 6, depending on the particular class of the analog input signal being sampled. Classification of the signals into the second counter 2 is entered by the control word s3, which in block 6 of the control logic derives from the control word sl coming from the minicomputer 3. The second counter 2 changes its state each time the a signal arrives. logic derives from the signal k that comes from the A / D converter 2 when it terminates the conversion. In block 6 of the control logic, the output signals from the counters and J and the clock pulses h, which mark the beginning of the system operating cycle, are evaluated and a command signal p is issued based on these signals which causes the output of the analogue / digital converter output. to minicomputer memory 2 ·

Celý systém pracuje v cyklickém režimu tzn., že se opakovaně zpracovávají vstupní signály z prvního až do požadovaného počtu kanálů. Každý pracovní cyklus systému se zahajuje příchodem hodinového impulsu h. V té době je již na výstupu řadiče 4 vystaveno řídicí slovo s2 generované v bloku 6 řídicí logiky, udávající adresu prvního kanálu. Blok 6 řídicí logiky vyšle startovací impuls s do analogočíslicového převodníku 2 a ten převede analogové napětí na číselný údaj, který se dále přenese do minipočítače 2/P⁰^ud blok 6 řídicí logiky vydá povelový signál p. Když analogočíslicový převodník 2 skončí převod, vyšle do bloku 6 řídicí logiky signál k. Ten způsobí, že. řadič 4 zvýší o jedničku adresu, udávanou řídicím slovem s2 a vyšle další startovací impuls s do analogočíslicového převodníku 2 a dojde tak ke zpracování vzorku signálu z dalšího kanálu. Popsaný postup se opakuje tak dlouho, pokud se nezpracují vzorky signálů ze všech požadovaných kanálů, které tvoří zvolený cyklus. Příchodem dalšího hodinového impulsu h se zahajuje nový pracovní cyklus.The whole system operates in cyclic mode, ie the input signals from the first up to the required number of channels are repeatedly processed. Each duty cycle of the system is initiated by the arrival of a clock pulse h. At that time, the control word s2 generated in control logic block 6 indicating the address of the first channel is already outputted at the controller 4. The control logic block 6 sends a start pulse s to the A / D converter 2, which converts the analog voltage to a numeric value, which is then transmitted to the minicomputer 2 / P ⁰ ^ ud. into block 6 of the control logic the signal k. the controller 4 increases by one the address given by control word s2 and sends the next start pulse s to the analog-to-digital converter 2 and thus the signal from the next channel is processed. The described procedure is repeated until signal samples from all the required channels that make up the selected cycle are processed. The arrival of the next clock pulse h initiates a new duty cycle.

Zapojení řadiče podle vynálezu se s výhodou uplatní ve všech systémech pro sběr a převod analogových signálů do minipočítače, které používají multiplexor analogových signálů a centrální analogočíslicový převodník.The controller wiring of the present invention is preferably used in all analog signal collection and conversion systems to a minicomputer that utilize an analog signal multiplexer and a central analog to digital converter.

Claims

SUBJECT OF THE INVENTION

238 458

Connection of a system controller for quantizing simultaneous quasi-static and dynamic signals with an analog signal multiplexer, an analog-to-digital converter and a minicomputer, characterized in that the controller (4) consists of a first counter (5) »control logic block (6) and a second counter (7) wherein the first input of the control logic block (6) is coupled to the output of the minicomputer (3) and the second input of the control logic block (6) is coupled to the second output of the analog-to-digital converter (2); control logic, to which the third input is connected a clock source, which is simultaneously connected to the input of the first counter (5), the output of which is connected to the fourth input of the control logic block (6), the fifth input of which is connected to the output of the second counter (7) ), the first input of which is connected to a fourth output of the control logic block (6), the first output of the block (6) the control logic is connected to the first input of the multiplexer signals, the third output of the control logic block (6) is connected to the control input of the minicomputer (3) and the fifth output of the control logic block (6) is connected to the second input of the second counter (7). ) ·