Claims (2)
Изобретение относитс к радиотехнике и может быть использовано дл за держки сигналов на кратные интервалы времени. В частности, ойо может быть использовано при построении дискретно аналоговых фильтров, анализаторов спектра, формирователей колебаний сложной формы, кодирующих и декодируюгДих устройств , коррел торов (Устройст дл вычислени свертки функций, накопительных сумматоров и других устройств обработки сигналов. Известны устройства задержки, использующие квантование с.игнала по времени, которые содержат функционально св занные между собой масштабный блок датчик кода, генератор, фор мирователь тактовых импульсов, блок управлени , счетчики, регистры сдвига , запоминающие устройства и устройства задержки, блок сравнени , ключ, триггер и блок сравнени 1. У этих схем низкое быстродействие и ограниченные -функциональные возможности. Известно устройство задержки, которое содержит датчик кода, генератор , формирователь тактовых имПульсов ., основное устройство задержки , включающее блок управлени , счет чик и регистр, дополнительное устрой ство задержки, включающее блок управлени и счетчик, запоминающее устройство , информационные входы которого подключены к выходам разр дов счетчика основного устройства задержки, а выходы запоминакмего устройства соединены с входами разр дов счетчика дополнительного устройства задержки, причем вход управлени записью запоминающего устройства подключен к первому выходу формировател тактовых импульсов, а вход управлени считыванием соединен с выходом регистра; выход генератора подключен к первым входам схем управлени основного и дополнительного устройств задержки, а также к первому входу формировател тактовых импульсов, второй вход которого соединен с входом датчика кода и с вторым входом схемы управлени основного устройства задержки, а третий - с выходом счетчика основного устройства задержки, подключенным одновременно к входу регистра, второй вход которого соединен с вторым выхо.-. дом формировател тактовых .импульсов, причем выходы блока управлени подключены к входам счетчиков основного и дополнительного устройств задержки соответственно, третий вход блока управлени основного устройства заде жки подключен к первому выходу форми ровател тактовых импульсов, второй вход блока управлени дополнительног устройства задержки соединен с выходом регистра, а третий - с выходом счетчика дополнительнбго устройства задержки 2, У этого устройства низкое быстродействие и ограниченные функциональные возможности, обусловленные после довательным выводом кода из регистра и отсутствием отводов через дискретные интервалы задержки. Цель изобретени - повышение быстр действи (широкополосности)устройст зещержки и расширение функциональных возможностей.устройства. Поставленна цель достигаетс тем что в дискретно-аналоговое устройство задержки, содержащее соединенные последовательно масштабный блок, вхо которого подключен к входной клемме устройства , и аналого-цифровой преобразователь , п регистров сдвига и генератор тактовых импульсов, дополнительно введены k цифро-аналоговых преобразователей, у каждого из которых выход подключен к выходным клеммам устройства, а п входов подсоединены к одноименным отводам п регистров сдвига, сигнальные входы которых подключены к соответствующим выходам аналого-цифрового преобразовател , а управл ющие входы объединены и подключены к выходу генератора тактовых импульсов. На чертеже приведена функциональнал схема предлагаемого устройства задержки. Дискретно-аналоговое устройство задержки содержит соединенные последовательно масштабный, блок 1, вход которого вл етс входом линии задержки , и аналого-цифровой преобразователь 2, п регистров сдвига 3-1, 3-2 - -З-п, сигнальные входы которых подключены к соответствукацим выходам аналого-цифрового преобразовател 2, генератор 4 тактовых импульсов, выход которого подключен к управл ющим входам п регистров сдвига 3-1, 3-2-3-п, k цифро-аналоговых преобразователей 5-1, 5-2-5-k, у каждого лз которых выход вл етс выходом линии задержки , а п входов подсоединены к одноименньп отводам п регистров сдвига 33-2 ..-3-П. Масштабный блок 1, в частности, содержит согласующий узел со ступенчатым делителем напр жени и усилител с регулируемым коэффициентом усилени (при необходимости может быть исполь вана автоматическа схема регулировки амплитуды выходного напр жени ). Аналого-цифровой преобразователь 2 содержит, например, пороговые элементы , источники эталонных напр жений, линейные сумматоры, аналоговые ключи цифро-аналоговый преобразователь, нуль-орган, усилитель с регулируемым коэффициентом усилени или сравнивающее устройство, узел управлени , реверсивный счетчик, генератор тактовых импульсов, цифро-аналоговый преобразователь , усилитель и ключи. Генератор 4 тактовых импульсов содержит автогенератор, перестраиваемый по частоте, буферный каскад и узел формировани тактовых импульсов. Работает устройство следующим образом . Исходный сигнал f(t) через вход устройства и масштабный блок 1 поступает на вход аналого-цифрового преобразовател 2, в котором он подвергаетс квантованию по уровню с одновременным преобразованием аналого-цифровых значений в параллельный код. В результате зтого на п выходах аналого-цифрового преобразовател 2 образуетс п-разр дный двоичный код, который записываетс в регистры сдвига 3-1, 3-2 - З-п по сигналу разрешени , поступающему на их управл ющие входы от генератора 4 тактовых импульсов. Продвижение кода по регистрам сдвига 3-1, 3-2 - З-п происходит с тактовой частотой , где At - период следовани импульсов генератора 4 тактовых импульсов. При этом образованный , например, в момент времени t mut дл выборки сигнала f(m4t) на выходах аналого-цифрового преобразовател 2п-разр дный код запишетс в регистрах сдвига 3-1, 3-2 - З-п и под воздействием дополнительных V тактовых импульсов генератора 4 тактовых импульсов будет продвигатьс в течение интервала времени VД t по регистрам сдвига 3-1, 3-2 - З-п, последовательно поступа каждый раз за интервал времени At через их отводы на входы цифро-аналоговых преобразователей 5-1, 5-2 - 5-k, преобразу сь на выходах последних соответственно через интервалы времени At, 2 Д t,.. f Уд t, начина с момента времени t m д t, в квантованные выборки .сигнала вида f(m-l)At., f(m-2) At,..., f (m-)) At. Таким образом, введение цифро-аналоговых преобразователей установление новых св зей выгодно отличает данное устройство от прототипа, так как позвол ет в п раз увеличить быстродействие устройства задержки и организовать в нем отводы, а следовательно , расширить его функциональные возможности и область применени , улучшить его технико-экономические и эксплатационные показатели. Формула изобретени Дискретно-аналоговое устройство адержки, содержащее соединенные оследовательно масштабный блок, вход оторогй подключен к входной клемме 587 устройства, и аналого-цифровой преобразователь , п регистров сдвига и генератор тактовых импульсов, о т л и чающеес тем, что, с целью повышени быстродействи и расширени функциональных возможностей, в него введены k цифро-аналоговых преобразователей , выход каждого из которых подключен к выходным клеммам устройства , а п входов подсоединены к одноименным отводам п регистров сдвига, сигнальные входы которых подключеныThe invention relates to radio engineering and can be used to delay signals at multiple time intervals. In particular, oyo can be used to build discrete analog filters, spectrum analyzers, complex waveform shapers, encoding and decoding devices, correlators (device for calculating the convolution of functions, cumulative adders, and other signal processing devices. Delay devices using quantization with Signal in time, which contain functionally interconnected large-scale block code sensor, generator, clock generator, control block, counter , shift registers, memory devices and delay devices, a comparison unit, a key, a trigger and a comparison unit 1. These circuits have low speed and limited functionality.The delay device is known, which contains a code sensor, a generator, a clock pulse generator, and a main device delays, including a control unit, a counter and a register, an additional delay device, including a control unit and a counter, a memory device, whose information inputs are connected to the outputs of bits the counter of the main delay device, and the outputs of the memory device are connected to the bits of the counter of the additional delay device, the memory control input of the memory device is connected to the first output of the clock generator, and the read control input is connected to the register output; the generator output is connected to the first inputs of the control circuits of the main and auxiliary delay devices, as well as to the first input of the clock pulse generator, the second input of which is connected to the input of the code sensor and to the second input of the control circuit of the main delay device, and the third one to the counter output of the main delay device connected simultaneously to the input of the register, the second input of which is connected to the second output. -. home generator clock. pulses, and the outputs of the control unit are connected to the inputs of the counters of the main and auxiliary devices, respectively, the third input of the control unit of the main device is connected to the first output of the clock generator, the second input of the control unit of the additional delay device is connected to the output of the register, and the third - with the output of the counter of the additional delay device 2, this device has low speed and limited functionality; after copulating code sequence output from the register and the lack of delay taps at discrete intervals. The purpose of the invention is to increase the fastness (broadband) of the device stall and expand the functionality of the device. The goal is achieved by the fact that a discrete-analog delay device containing a scale unit connected in series, input of which is connected to the input terminal of the device, and an analog-to-digital converter, n shift registers and a clock generator, are additionally entered with k D / A converters of which the output is connected to the output terminals of the device, and n inputs are connected to the same conductors n shift registers, the signal inputs of which are connected to the corresponding outputs a scarlet-digital converter, and the control inputs are combined and connected to the output of the clock. The drawing shows a functional diagram of the proposed device delay. The discrete-analog delay device contains scale connected in series, unit 1, whose input is the input of the delay line, and analog-to-digital converter 2, n shift registers 3-1, 3-2 - -3-n, the signal inputs of which are connected to the corresponding the outputs of analog-digital converter 2, a generator of 4 clock pulses, the output of which is connected to the control inputs of the n shift registers 3-1, 3-2-3-p, k digital-to-analog converters 5-1, 5-2-5-k , each of which has an output that is a delay line output, and n inputs are connected ineny odnoimennp to taps n shift registers 33-2 ..- 3-P. The scale unit 1, in particular, contains a matching node with a step-down voltage divider and an amplifier with an adjustable gain (if necessary, an automatic circuit for adjusting the output voltage amplitude can be used). Analog-to-digital converter 2 contains, for example, threshold elements, sources of reference voltages, linear adders, analog switches, a digital-to-analog converter, a zero-organ, an amplifier with adjustable gain or a comparison device, a control node, a reversible counter, a clock generator, digital-to-analog converter, amplifier and keys. The clock pulse generator 4 includes a frequency tunable oscillator, a buffer stage and a clock pulse generation unit. The device works as follows. The original signal f (t) through the input of the device and the scale unit 1 is fed to the input of analog-digital converter 2, in which it is subjected to level quantization with simultaneous conversion of analog-digital values into a parallel code. As a result, an n-bit binary code is formed at the p outputs of the analog-to-digital converter 2, which is written to the shift registers 3-1, 3-2 -3-p according to the enable signal supplied to their control inputs from the 4-clock generator. . The code moves along shift registers 3–1, 3–2 — W, with a clock frequency, where At is the period of the pulse of the generator of 4 clock pulses. At the same time, formed at, for example, t mut, for sampling the signal f (m4t) at the outputs of the analog-to-digital converter, the 2n-bit code will be written in the shift registers 3-1, 3-2 - Wn and under the influence of additional V clock 4 clock pulses of the pulse generator will advance during the time interval VD t in the shift registers 3-1, 3-2 - Wn, successively each time during the time interval At through their taps to the inputs of digital-analog converters 5-1, 5 -2 - 5-k, transformed at the outputs of the latter, respectively, after an interval time At, 2 D t, .. f Od t, starting from the time tm d t, into quantized samples. Signal of the form f (ml) At., f (m-2) At, ..., f (m- )) At. Thus, the introduction of digital-to-analog converters, the establishment of new connections, favorably distinguishes this device from the prototype, as it allows to increase the speed of the delay device by several times and organize taps in it, and consequently, to expand its functionality and area of application, to improve its technical characteristics. -economic and sales performance. Invention Discrete Analogue Support Device, which contains a scale unit connected in series, an input is connected to the input terminal 587 of the device, and an analog-to-digital converter, n shift registers and a clock generator, so as to improve performance and expanding the functionality, k digital-to-analog converters are entered into it, the output of each of which is connected to the output terminals of the device, and n inputs are connected to the same-side taps and registers sd yoke, the signal inputs are connected
ОABOUT
J--/J - /
3-п3-p
8 к соответствующим выходам аналогоцифрового преобразовател , а управл юдие входы объединены и подключены к выходу генератора тактовых импульсов. Источники информации, прин тые во внимание при экспертизе 1.Варакин Л.Е. Теори систем сигналов . М., Сов.радио , 1978, с, 146. 8 to the corresponding outputs of the analog-to-digital converter, and the control inputs are combined and connected to the output of the clock generator. Sources of information taken into account during the examination 1.Varakin L.E. Theory of signal systems. M., Sov.radio, 1978, p. 146.
2. Авторское свидетельство СССР № 441642, кл. Н 03 Н 7/30, 13.10:72 (прототип). Ф Л/ 2. USSR author's certificate No. 441642, cl. H 03 H 7/30, 13.10: 72 (prototype). F L /
1/ f 1 / f
5-к5-k
II