CS238458B1 - Zapojeni řadiče systému ke kvantování současně probíhajících kvazistatických a dynamických signálů - Google Patents
Zapojeni řadiče systému ke kvantování současně probíhajících kvazistatických a dynamických signálů Download PDFInfo
- Publication number
- CS238458B1 CS238458B1 CS827526A CS752682A CS238458B1 CS 238458 B1 CS238458 B1 CS 238458B1 CS 827526 A CS827526 A CS 827526A CS 752682 A CS752682 A CS 752682A CS 238458 B1 CS238458 B1 CS 238458B1
- Authority
- CS
- Czechoslovakia
- Prior art keywords
- input
- analog
- signals
- control logic
- output
- Prior art date
Links
- 238000013139 quantization Methods 0.000 title 1
- 238000005259 measurement Methods 0.000 abstract description 3
- 238000005070 sampling Methods 0.000 abstract description 3
- 230000005540 biological transmission Effects 0.000 abstract 1
- 238000006243 chemical reaction Methods 0.000 description 2
- 125000004122 cyclic group Chemical group 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
Zapojení řadiče, který řídí činnost
systému ke kvantováni v čase a amplitudě
současně probíhajících kvazistatických,
to je relativně pomalu se měnících a dynamických,
to je relativně rychle se měnících,
analogových měřicích signálů.
Podstata spočívá v tom, že řadič sestává
ze dvou čítačů (5) a (7) a bloku (6)
řídicí logiky. První čítač (5) na základě
vstupních hodinových impulsů generuje
impulsní signály s frekvencemi, které odpovídají
frekvencím vzorkování jednotlivých
tříd signálů stejných dynamických
vlastností, do kterých jsou vstupní analogové
signály rozděleny. Druhý čítač
(7) určuje příslušnost vstupních analogových
signálů do jednotlivých tříd signálů
stejných dynamických vlastností a
blok (6) řídící logiky na základě výstupních
signálů z obou čítačů (5). (7) řídicího
slova z minipočítače (3) a vstupních
hodinových impulsů řadiče (4) vydává
povely pro přenos dat z výstupu analogočíslicového
převodníku (2) do paměti
minipočítače (3), platné pro jednotlivé
třídy vstupních analogových signálů,
stejných dynamických vlastnosti.
Zapojení řadiče podle vynálezu se s výhodou
uplatní ve všech systémech do minipočítače
| které používají multiplexor
analogových signálů a centrální analogo- Číslicový převodník.
Description
Vynález se týká zapojení řadiče, který řídí činnost systému ke kvantování v čase a amplitudě současně probíhajících kvazistatických, tj, relativně pomalu se měnících, a dynamických, tj. relativně rychle se měnících analogových měřicích signálů. Signály se kvantují za účelem jejich zavedení do minipočítače a jejich následného zpracování.
Dosud známé řadiče v systémech ke kvantování analogových měřicích signálů, obsahujících multiplexor vstupních analogových signálů, centrální analogočíslicový převodník a minipočítač, pracují tak, že na základě vstupních hodinových impulsů řadiče a v závislosti na nastavených parametrech vytvářejí jednotlivé pracovní cykly řadiče, ve kterých postupně generují pro zvolený počet vstupních kanálů jejich adresy, takže se v daném pracovním cyklu prostřednictvím multiplexoru postupně připojují jednotlivé kanály ke vstupu analogočíslicového převodníku, přičemž vždy při vyslání adresy následuje startovací signál pro analogočíslicový převodník, čímž se zahájí činnost analogočíslicového převodníku, který převede vstupní analogový údaj z daného kanálu na výstupní číslicovou hodnotu, která se po vyslání povelového signálu z řadiče na řídicí vstup minipočítače převede přes datový vstup minipočítače do jeho paměti.
Nevýhodou těchto řadičů je, že jsou-li v souboru vstupních analogových signálů dynamické a kvazistatické signály, tj. signály, které se značně liší svou proměnlivostí v čase, pak je požadovaná frekvence pracovních cyklů, kdy se v každém pracovním cyklu přenášejí data do minipočítače postupně ze všech zvolených kanálů, určena dynamickými vlastnostmi rychle se měnících vstupních signálů a je nadbytečná pro kvazistatické vstupní signály; parněF minipočítače se tak plní nadbytečnými údaji, které popisují průběh pomalu se měnících signálů a její kapacity se špatně využívá.
Uvedené nevýhody odstraňuje zapojení řadiče systému ke kvantování současně probíhajících kvazistatických a dynamických signálů s multiplexorem analogových signálů, analogočíslicovým převodníkem a minipočítačem podle vynálezu, jehož podstata spočívá v tom, že řadič sestává z prvního čítače, z bloku řídicí logiky a z druhého čítače, přičemž první vstup bloku řídicí logiky je spojen s výstupem minipočítače a dru- 2 238 458 hý vstup bloku řídicí logiky je spojen s druhým výstupem analogočí sli co vého převodníku, jehož druhý vstup je spojen s druhým výstupem bloku řídicí logiky, na jehož třetí vstup je připojen zdroj hodinových impulsů, jenž je současně připojen na vstup prvního čítače, jehož výstup je spojen se čtvrtým vstupem bloku řídicí logiky, jehož pátý vstup je spojen s výstupem druhého čítače, jehož první vstup je spojen se čtvrtým výstupem bloku řídicí logiky, přičemž první výstup bloku řídicí logiky je spojen s prvním vstupem multiplexoru analogových signálů, třetí výstup bloku řídicí logiky je spojen s řídicím vstupem minipočítače a pátý výstup bloku řídicí logiky je spojen s druhým vstupem druhého čítače·
Výhodou navrženého zapojení je, že sice nadále probíhá v daných pracovních cyklech převod signálů ze všech vstupních kanálů, avšak povely pro přenos dat z výstupu analogočíslicového převodníku do paměti minipočítače se vydávají jen pro některé výstupní údaje analogočíslicového převodníku. Tím se dosáhne toho, že se nadbytečné údaje, které odpovídají pomalu se měnícím vstupním analogovým signálům, do paměti minipočítače nepřenášejí.
Příklad provedení zapojení podle vynálezu je schematicky znázorněn na připojeném výkresu.
Systém je tvořen multiplexorem 1 analogových signálů, analogočíslicovým převodníkem 2, minipočítačem 2 a řadičem 4. Řadič J. sestává z prvního čítače z bloku 6 řídicí logiky a z druhého čítače Na analogové vstupy multiplexoru 1 analogo vých signálů jsou přivedeny měřicí signály. Výstup multiplexoru 1 analogových signálů je spojen s prvním vstupem analogočíslicového převodníku 2, jehož první výstup je spojen s datovým^in^o ci t ače Výstup minipočítače J je spojen s prvním vstupem bloku 6 řídicí logiky, jehož druhý vstup je spojen s druhým výstupem analogočíslicového převodníku 2. Druhý vstup analogočíslicového převodníku 2 je spojen s druhým výstupem bloku 6 řídicí logiky, na jehož třetí vstup je připojen zdroj hodinových impulsůt jenž je současně připojen na vstup prvního čítače Jjj, jehož první výstup je spojen se čtvrtým vstupem bloku.6 řídicí logiky. Pátý vstup bloku 6 řídicí logiky je spojen s výstupem druhého čítače 2» jehož první vstup
238 458
- 3 je spojen se čtvrtým výstupem bloku 6 řídicí logiky. První výstup bloku 6 řídicí logiky je spojen s řídicím vstupem multiplexoru 1 analogových signálů, třetí výstup bloku 6 řídicí logiky je spojen s řídicím vstupem minipočítače J a pátý výstup bloku 6 řídicí logiky je spojen s druhým vstupem druhého čítače 2·
Pro výklad funkce řadiče jsou vstupní analogové signály rozděleny podle svých dynamických vlastností do několika tříd tak, že v každé třídě jsou vždy signály, kterým odpovídá stejná frekvence vzorkování. Řadič 4 generuje povelový signál p, který způsobuje zápis výstupního číselného údaje z analogočísli cového převodníku 2 do paměti minipočítače J pro údaje příslušné vstupním analogovým signálům dané třídy, nikoliv v každém, ale pouze v některém pracovním cyklu, který odpovídá dané třídě signálů. Výsledek je stejný, jako kdyby se signály, patřící do jednotlivých třídjvzorkovaly frekvencemi, odpovídajícími těmto třídám. Řadič 4 sestává z prvního čítače 2, z bloku 6 řídicí logiky a druhého čítače 2· První čítač £ čítá hodinové impulsy h, z nichž každý startuje jeden pracovní cyklus. Na výstupu prvního čítače který se skládá z několika paralelních vývodů, se objevují impulsy, z kterých se v bloku 6 řídicí logiky odvozuje povelový signál p pro přenos dat z analogočíslico.vého převodníku 2 do minipočítače 3· Frekvence impulsů na jednotlivých vývodech výstupu prvního čítače £ odpovídá jednotlivým požadovaným frekvencím vzorkování pro dané třídy vstupních analogových signálů. Druhý čítač 2 čítá převody v rámci každého pracovního cyklu. Na výstupu druhého čítače 2» který se rovněž skládá z několika paralelních vývodů, se objevují impulsy, které se v bloku 6 řídicí logiky používají k výběru výstupních vývodů z prvního čítače £ v závislosti na příslušnosti právě vzorkovaného vstupního analogového signálu určité třídě. Rozdělení signálů do tříd se druhému čítači 2 zadává řídicím slovem s3, které se v bloku 6 řídicí logiky odvozuje od řídicího slova sl, které přichází z minipočítače 3. Druhý čítač 2 mění svůj stav vždy po příchodu signálu a, který se v bloku 6 řídicí logiky odvozuje od signálu k, který přichází z analogočísli cového převodníku 2., když tento zakončí převod. V bloku 6 řídicí logiky se vyhodnocují výstup- 4 238 4S8 ní signály z čítačů a J a hodinové impulsy h, které označují začátek pracovního eyklu systému a na základě těchto signálů se vydává povelový signál p, který způsobí přenos výstupního číselného údaje analogočíslicového převodníku .2 do paměti minipočítače 2·
Celý systém pracuje v cyklickém režimu tzn., že se opakovaně zpracovávají vstupní signály z prvního až do požadovaného počtu kanálů. Každý pracovní cyklus systému se zahajuje příchodem hodinového impulsu h. V té době je již na výstupu řadiče 4 vystaveno řídicí slovo s2 generované v bloku 6 řídicí logiky, udávající adresu prvního kanálu. Blok 6 řídicí logiky vyšle startovací impuls s do analogočíslicového převodníku 2 a ten převede analogové napětí na číselný údaj, který se dále přenese do minipočítače 2/P0^ud blok 6 řídicí logiky vydá povelový signál p. Když analogočíslicový převodník 2 skončí převod, vyšle do bloku 6 řídicí logiky signál k. Ten způsobí, že. řadič 4 zvýší o jedničku adresu, udávanou řídicím slovem s2 a vyšle další startovací impuls s do analogočíslicového převodníku 2 a dojde tak ke zpracování vzorku signálu z dalšího kanálu. Popsaný postup se opakuje tak dlouho, pokud se nezpracují vzorky signálů ze všech požadovaných kanálů, které tvoří zvolený cyklus. Příchodem dalšího hodinového impulsu h se zahajuje nový pracovní cyklus.
Zapojení řadiče podle vynálezu se s výhodou uplatní ve všech systémech pro sběr a převod analogových signálů do minipočítače, které používají multiplexor analogových signálů a centrální analogočíslicový převodník.
Claims (1)
- PŘEDMĚT VYNÁLEZU238 458Zapojení řadiče systému ke kvantování současně probíhajících kvazistatických a dynamických signálů s multiplexorem analogových signálů, analogočíšlicovým převodníkem a minipočítačem, vyznačené tím, že řadič (4) sestává z prvního čítače (5)» z bloku (6) řídicí logiky a z druhého čítače (7), přičemž první vstup bloku (6) řídicí logiky je spojen s výstupem minipočítače (3) a druhý vstup bloku (6) řídicí logiky je spojen s druhým výstupem analogočislicového převodníku (2), jehož druhý vstup je spojen s druhým výstupem bloku (6) řídicí logiky, na jehož třetí vstup je připojen zdroj hodinových impulsů, jenž je současně připojen na vstup prvního čítače (5), jehož výstup je spojen se čtvrtým vstupem bloku (6) řídicí logiky, jehož pátý vstup je spojen s výstupem druhého čítače (7), jehož první vstup je spojen se čtvrtým výstupem bloku (6) řídicí logiky, přičemž první výstup bloku (6) řídicí logiky je spojen s prvním vstupem multiplexoriú^nalogových signálů, třetí výstup bloku (6) řídicí logiky je spojen s řídicím vstupem minipočítače (3) a pátý výstup bloku (6) řídicí logiky je spojen s druhým vstupem druhého čítače (7)·
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CS827526A CS238458B1 (cs) | 1982-10-22 | 1982-10-22 | Zapojeni řadiče systému ke kvantování současně probíhajících kvazistatických a dynamických signálů |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CS827526A CS238458B1 (cs) | 1982-10-22 | 1982-10-22 | Zapojeni řadiče systému ke kvantování současně probíhajících kvazistatických a dynamických signálů |
Publications (2)
Publication Number | Publication Date |
---|---|
CS752682A1 CS752682A1 (en) | 1985-04-16 |
CS238458B1 true CS238458B1 (cs) | 1985-11-13 |
Family
ID=5424572
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CS827526A CS238458B1 (cs) | 1982-10-22 | 1982-10-22 | Zapojeni řadiče systému ke kvantování současně probíhajících kvazistatických a dynamických signálů |
Country Status (1)
Country | Link |
---|---|
CS (1) | CS238458B1 (cs) |
-
1982
- 1982-10-22 CS CS827526A patent/CS238458B1/cs unknown
Also Published As
Publication number | Publication date |
---|---|
CS752682A1 (en) | 1985-04-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3349390A (en) | Nonlinear analog to digital converter | |
CA1286384C (en) | Single/multiple transducer for measuring one or more physical quantitiesof different kind or electric variables | |
US4196417A (en) | Single transmission line interrogated multiple channel data acquisition system | |
US4143365A (en) | Device for the acquisition and storage of an electrical signal | |
US3900844A (en) | Analog and digital data interconversion system | |
EP0394206A3 (en) | A method and an arrangement for accurate digital determination of the time or phase position of a signal pulse train | |
CS238458B1 (cs) | Zapojeni řadiče systému ke kvantování současně probíhajících kvazistatických a dynamických signálů | |
US3496562A (en) | Range-limited conversion between digital and analog signals | |
US4426624A (en) | Device and method for amplifying and sampling multiplexed signals | |
US3997894A (en) | Analog-to-digital converter with electro-optical coding | |
US5557800A (en) | Data compression device allowing detection of signals of diverse wave forms | |
US3550114A (en) | Prewired address sequencer for successive approximation analog-to-digital converters | |
GB2175762A (en) | Analog-to-digital conversion | |
CN205317860U (zh) | 一种时序分析模块及组成的时序测量装置 | |
US4196421A (en) | PCM encoder with variable set-up intervals | |
SU911453A1 (ru) | Устройство дл измерени временных интервалов | |
SU743187A1 (ru) | Многоканальный преобразователь динамических параметров импульсов напр жени в цифровой код | |
RU1354947C (ru) | Адаптивное цифровое устройство для контроля параметров ударного импульса | |
SU1062753A1 (ru) | Устройство дл передачи измерительной информации | |
SU943599A1 (ru) | Преобразователь сдвига фаз в код | |
SU1096658A1 (ru) | Цифрова контрольно-измерительна система | |
SU879758A1 (ru) | Дискретно-аналоговое устройство задержки | |
SU978357A1 (ru) | Делитель частоты импульсов с регулируемым коэффициентом делени | |
SU711678A1 (ru) | Аналого-цифровой преобразователь | |
SU845140A1 (ru) | Измеритель временных интервалов |