CS238203B1

CS238203B1 - Zapojení převodního členu s jednou obousměrnou vnitřní sběrnicí pro styk zařízení v řídicím systému

Info

Publication number: CS238203B1
Application number: CS122384A
Authority: CS
Inventors: Miloslav Marcan
Original assignee: Miloslav Marcan
Priority date: 1984-02-22
Filing date: 1984-02-22
Publication date: 1985-11-13

Abstract

Vynález se týká zapojení převodního členu s jednou obousměrnou vnitřní sběrnicí pro styk zařízení v řídicím systému, podstata zaoojení spočívá v tom, že nadiřízený člen obousměrné vnitřní sběrnice je připojen svým obousměrným skupinovým vstupem na společnou sběrnici nadřízeného centrálního procesoru a svým obousměrným skupinovým výstupem na obousměrnou vnitřní sběrnici, která je připojena na obousměrný skupinový vstup podřízeného členu obousměrné vnitřní sběrnice, jehož obousměrný skupinový výstup je připojen ha společnou sběrnici podřízeného zařízení. Zapojení převodního členu podle vynálezu spojuje dva odlišné typy společhých sběrnic, přičemž každá z nich využívá nezávislé na druhé svůj adresný prostor, který z hlediska nadřízeného centrálního procesoru je tímto způsobem rozšířen P adresní prostor připojené sběrnice.

Description

Zapojení převodního členu s jednou obousměrnou vnitřní sběrnicí pro styk zařízení v řídicím systému

258 205 (51) Int. CI.V

G 06 F 15/20

M <

—— w

Otí 1 !: i;···

Jí


__

238 203

Vynález še týká zapojení převodního členu s jednou obou směrnou vnitřní sběrnicí pro styk zařízení v řídícím systému

Při vytváření výpočetních a řídících systémů je často třeba připojit k nadřízenému centrálnímu procesoru s interfejsem na jeden typ společné sběrnice periferní zařízení nebo podřízený procesor s interfejsem na odlišný typ společné sběrnice, V případě, kdy není vhodné z jakýchkoliv důvodů měnit interfejs ani centrálního procesoru, ani periferního zařízení, zapojuje se mezi tyto obvody převodní člen, který umožní vzájemný styk těchto obvodů. Převodní člen vzájemně přizpůsobuje adresové, datové a řídící signály tak, aby vyhovovaly odlišným komunikačním protokolům propojovaných společných sběrnic, ·· ' Jedno ze známých řešení uvedeného problému je, že převodní člen transformuje adresové, datové i řídící signály z protokolu společné sběrnice centrálního procesoru na odlišný protokol jiného typu společné sběrnice bez použití vnitřních registrů, kdy pouze ošetřuje odlišný charakter obou dialogů jak z hlediska časového, tak i z hlediska logického. Toto řešení má kromě svých nesporných výhod i- několik nevýhod. Zařízení zapojená na obou ,sběrnicích sdílejí společný adresní prostor, což vede ke.komplikacím při spolupráci nadřízeného i podřízeného procesoru. Při propojování takto řešeného převodního členu se jedna ze sběrnic musí přivést na propojovací člen, čímž se prodlužuje její fyzická délka a zhoršují se její parametry v oblasti časové i elektrické, Tento negativní jev se řeší například zapojením opakovače sběrnice mezi vlastní sběrnici a její prodlouženou část, což

238 203 zase vede k nárůstu komplikovaných elektronických obvodů, které s sebou přinášejí vzrůst nákladů a zároveň snížení provozní spolehlivosti*

Další známá řešení převodního členu užívají celou řadu registrů* Obecně lze konstatovat, že každá datová sběrnice, tj* ve směru do centrálního procesoru i ve směru opačném, prochází jedním vyrovnávacím registrem, který má kapacitu šířky toku informace po datové sběrnici* Pro ošetření stavové informace se používají další registry* Toto řešení je obvodově náročné, což přináší vyšší náklady i menší provozní spolehlivost*

Uvedené nedostatky dosud známých řešení při zachování jejich výhod, řeší zapojení převodního členu s jednou obousměrnou vnitřní sběrnicí pro styk zařízení v řídicím systému dle vynálezu, jehož podstatou je, že nadřízený člen obousměrné vnitřní sběrnice je připojen svým obousměrným skupinovým vstupem na společnou sběrnici nadřízeného centrálního procesoru* Dále je připojen svým obousměrným skupinovým výstupem na obousměrnou ' vnitřní sběrnici, která je připojena na obousměrný skupinový vstup podřízeného členu obousměrné vnitřní sběrnice, jehož obour ; směrný skupinový výstup je připojen na společnou sběrnici podřízeného zařízení* Obousměrný skupinový vstup nadřízeného členu obousměrné vnitřní sběrnice je zároveň obousměrným skupinovým vstupem bloku styku, jehož adresové výstupy jsou spojeny se vstupy adresového dekodéru* První \ptup adresového dekodéru je spojen; s druhým rozhodovacím vstupem prvního řadiče, jehož první rozhodovací skupinový vstup je spojen s řídicím skupinovým výstupem bloku styku* Jeho první datový skupinový vstup je spojen s datovými výstupy řídicího bloku obousměrné vnitřní sběrnice, jehož první datový skupinový vstup je spojen s datovými vstupy registru adresy a zárpven s datovými výstupy bloku styku* Druhý datový skupinový vstup bloku styku je spojen s datovými výstupy registru adresy a zároveň s druhým datovým skupinovým vstupem řídícího bloku obousměrné vnitřní sběrnice* Synchronizační výstupy řídicího bloku obousměrné vnitřní sběrnice jsou spojeny se čtvrtým rozhodovacím skupinovým vstupem prvního řadiče, jehož druhý řídicí skupinový výstup je spojen s řídicími vstupy řídicího členu přerušení, jehož přerušovací výstupy jsou spojeny s přerušovacími vstupy bloku styku* Povolovací výstupy bloku styku jsou spoje238 203 ny s povolovacími vstupy řídicího členu přerušení, jehož řídicí výstup je spojen s třetím rozhodovacím vstupem, prvního řadiče., První synchronizační skupinový výstup prvního řadiče je spojen íse synchronizačními vstupy bloku styku, jehož řídicí skupinový ,vstup je spojen s prvním řídicím skupinovým výstupem prvního řadiče, Čtvrtý řídicí skupinový výstup prvního řadiče je spojen ;s řídicími vstupy řídicího bloku obousměrné vnitřní sběrnice, jehož synchronizační vstupy jsou spojeny s druhým synchronizačním skupinovým výstupem prvního řadiče. Třetí řídicí výstup prvního řadiče je spojen s hradíovacím vstupem registru adresy, jehož řídicí skupinový'vstup je spojen s druhým skupinovým výstupem adresového dekodéru. Dále přerušovací vstup řídícího členu přerušení je spojen s přerušovacím výstupem řídícího bloku obousměrné vnitřní sběrnice, jehož obousměrný skupinový výstup je zároveň obousměrným skupinovým výstupem nadřízeného členu obousměrné vnitřní sběrnice, A dále obousměrný skupinový vstup podřízeného členu obousměrné vnitřní sběrnice je zároveň· obousměrným skupinovým vstupem řízeného bloku obousměrné vnitřní sběrnice, jehož synchronizační výstupy jsou spojeny s prvním rozhodovacím skupinovým vstupem druhého řadiče. První synchronizační skupinový výstup druhého řadiče je spojen se synchronizačními vstupy řízeného bloku obousměrné vnitřní sběrnice, jehož datové výstupy jsou spojeny a datovými vstupy oddělovacího bloku. Synchronizační výstupy oddělovacího bloku jsou spojeny s druhým rozhodovacím skupinovým vstupem druhého řadiče, jehož první řídicí skupinový výstup je spojen s řídicími vstupy řízeného bloku obousměrné vnitřní sběrnice, Datové vstupy řízeného bloku obousměrné vnitřní sběrnice jsou spojeny s. datovými výstupy oddělovacího bloku, jehož synchronizační vstupy jsou spojeny s druhým synchronizačním skupinovým výstupem druhého řadiče. Druhý řídicí skupinový výstup druhého řadiče je spojen s řídícími vstupy oddělovacího bloku, jehož přerušovací výstup je spojen s přerušovacím vstupem řízeného bloku obousměrné vnitřní sběrnice. Obousměrný skupinový výstup řízeného bloku obousměrné vnitřní sběrnice je zároveň obousměrným skupinovým výstupem podřízeného členu obousměrné vnitřní sběrnice.

Výhodou zapojení převodního členu s jednou obousměrnou vnitřní sběrnicí pro styk zařízení v řídicím systému podle vynálezu je oproti známým zapojením jednoduchý způsob spojení dvou odlišných typů společných sběrnic, přičemž každá z nich využívá

238 203 nezávisle na druhé svůj adresní prostor, který z hlediska nadřízeného centrálního procesoru je tímto způsobem rozšířen o adresní prostor připojené sběrnice. Převodní člen dle vynálezu, na propojení obou typů sběrnic využívá obousměrnou vnitřní sběrnici, ! což snižuje počet propojovacích vodičů, zvyšuje spolehlivost a využitím standartního protokolu obousměrné vnitřní sběrnice umožňuje ke společné sběrnici nadřízeného centrálního procesoru připojit více společných sběrnic s odlišnými typy protokolů.

Příklad zapojení převodního členu s jednou obousměrnou sběrnicí podle vynálezu je znázorněn na výkresu, kde na obr, 1 je principiální schéma propojení dvou společných sběrnic s odlišnými protokoly převodním členem sestávajícím z jedné obousměrné vnitřní sběrnice, z nadřízeného členu obousměrné vnitřní sběrnice a z podřízeného členu obousměrné vnitřní sběrnice,

Na obr. 2 je příklad strukturního blokového schématu nadřízeného členu obousměrné vnitřní sběrnice.

Na obr. 3 je příklad strukturního blokového schématu podřízeného členu obousměrné vnitřní sběrnice.

Nadřízený člen 13 obousměrné vnitřní sběrnice je připojen svým obousměrným skupinových vstupem 20 na společnou sběrnici 1 nadřízeného centrálního procesoru a svým obousměrným skupinovým ' výstupem 60 na obousměrnou vnitřní sběrnici 8, která je připojena; na obousměrný skupinový vstup 90 podřízeného členu 13 obousměrné. ; vnitřní sběrnice, jehož obousměrný skupinový výstup 110 je připojen na společnou sběrnici 12 podřízeného zařízení.

Zapojení nadřízeného členu 13 obousměrné vnitřní sběrnice je tvo-ž řeno následovně: obousměrný skupinový vstup 20 nadřízeného členu i U obousměrné vnitřní sběrnice je zároveň obousměrným skupinovým vstupem.bloku 2 styku, jehož adresové výstupy 21 jsou.spojeny se vstupy 30 adresového dekodéru 2? jehož první výstup 31 je spojen s druhým rozhodovacím vstupem 40 prvního řadiče První rozhodovací skupinový vstup 42 prvního řadiče 4 je spojen s řídicím skupinovým, výstupem 22 bloku 2 styku, jehož první datový skupinový vstup 22 je spojen s datovými výstupy 63 řídicího bloku G obousměrné vnitřní sběrnice. První datový skupinový vstup 65 řídícího bloku G obousměrné sběrnice je spojen s datovými vstupy 53 registru 2 adresy a zároveň s datovými výstupy 26 bloku 2 styku, jehož druhý datový skupinový vstup 24 je spojen s datovými výstupy 50

238 203 registru 2 adresy a zároveň s druhým datovým skupinovým vstupem 64 řídicího bloku G obousměrné vnitřní sběrnice. Synchronizační výstupy 61 řídicího bloku G jsou spojeny se čtvrtým rozhodovacím skupinovým vstupem 47 prvního řadiče £, jehož.druhý řídicí skupinový výstup 43 je spojen s řídicími vstupy 70 řídicího členu 2 přerušení, jehož přerušovací výstupy 71 jsou spojeny s přerušovacími vstupy 27 bloku 2 styku, jehož povolovací výstupy 28 jsou spojeny s povolovacími vstupy 72 řídicího Členu 2 přerušení, Řídicí výstup 74 řídicího Členu 7 přerušení je spojen s třetím, rozhodovacím vstupem 41-prvního řadiče jehož první synchronizačni skupinový výstup 44 je spojen se synchronizačními vstupy 25 bloku 2 styku, jehož řídicí skupinový vstup 29 je spojen s prvním řídicím skupinovým výstupem 49 prvního řadiče £, jehož čtvrtý řídicískupinový výstup 48 je spojen s řídicími vstupy 67 řídicího, bloku 6 obousměrné vnitřní sběrnice,, Synchronizační vstupy 62 řídícího bloku G obousměrné vnitřní sběrnice jsou spojeny s druhým synchronizačním skupinovým výstupem 46 prvního řadiče £, jehož třetí řídicí výstup 45 je spojen s hradlovacím vstupem SLregistru % adresy, jehož řídicí skupinový vstup 52 je spojen s druhým skupinovým výstupem 32 adresového dekodéru 2« Přerušovací vstup 73 řídícího členu 2 přerušení je spojen s přerušovacím výstupem 66 řídícího bloku G obousměrné vnitřní sběrnice, jehož obousměrný skupinový výstup je zároveň obousměrným skupinovým výstupem 60 nadřízeného členu u obousměrné vnitřní sběrnice. Zapojení podřízeného členu 14 obousměrné vnitřní sběrnice je následující: Obousměrný skupinový vstup 90 podřízeného členu 14 obousměrné vnitřní sběrnice je zároveň obousměrným skupinovým vstupem řízeného bloku 2 obousměrné, vnitřní sběrnice, jehož synchronizační výstupy 91 jsou spojeny s prvním rozhodovacím skupinovým vstupem 100 druhého řadiče 10, jehož první synchronizační skupinový výstup 101 je spojen se synchronizačními vstupy.92 řízeného bloku.2 obousměrné vnitřní sběrnice. Datové výstupy 93 řízeného bloku 2 obousměrné vnitřní sběrnice jsou spojeny s datovými vstupy 113 oddělovacího bloku 11, jehož synchronizační výstupy 111 jsou spojeny s druhým rozhodovacím skupinovým vstupem 103 druhého řadiče 10, jehož první řídicí skupinový výstup 105 je spojen s řídicími vstupy 96 řízeného blokuj obousměrné vnitřní sběrnice, jehož datové.vstupy 94 jsou spojeny s datovými výstupy 114 oddělovacího bloku 11«

Synchronizační vstupy 112 oddělovacího bloku 11 jsou spojeny s druhým synchronizačním skupinovým výstupem 102 druhého řadiče 10» jehož druhý řídící skupinový výstup 104 je spojen s řídícími vstupy 116 oddělovacího bloku 11, jehož přerušovací.výstup 115 je spojen s přerušovacím vstupem 95 řízeného bloku £ obousměrné vnitřní sběrnice. Obousměrný skupinový výstup oddělovacího bloku 11 je zároveň obousměrným skupinovým výstupem 110 podřízeného členu obousměrné vnitřní sběrnice.

Funkce zapojení převodního členu s jednou obousměrnou sběrnicí pro styk zařízení řídícího systému je následující:

Nadřízený člen 12 obousměrné vnitřní sběrnice převádí protokol společné sběrnice 1 nadřízeného centrálního procesoru na protokolJ obousměrné vnitřní sběrnice 8, Blok 2 styku obsahuje hradla a se-J lektory, které umožňují spojení společné sběrnice 1 nadřízeného centrálního procesoru s obvody nadřízeného členu 13 obousměrné vnitřní sběrnice. Adresový dekodér £ dekóduje stav na adresových ; linkách společné sběrnice 1 nadřízeného centrálního procesoru, : Je-li stav na adresových linkách-shodný s předvolenou adresou, ge-5 neruje signály výběru zařízení. První řadič £ je sestaven z logic-í kých obvodů typu pevně naprogramovaných pamětí, registru, hradel a selektorů. Vyhodnocuje hlášení o stavu zařízení a řídí přenos adresy, dat a přerušovacích vektorů, řídí protokol obousměrné vnitřní sběrnice 8, Registr adresy uchovává adresu periferního zařízení, Řídicí blok 6 obousměrné vnitřní sběrnice obsahuje hradla a ; selektrory, pomocí nichž je připojen nadřízený· člen 13 obousměrné ; vnitřní sběrnice na obousměrnou vnitřní sběrnici 8, Řídicí člen £ · přerušení generuje a vyhodnocuje přerušovací signály. Řízený blok % obousměrné vnitřní sběrnice obsahuje hradla, kterými je podřízený ^;člen obousměrné vnitřní sběrnice připojen k obousměrné vnitřní sběrnici 8. Druhý řadič 10 je sestaven z logických obvodů typu pevně naprogramovaných pamětí, registrů a hradel. Vyhodnocuje stav obousměrné vnitřní sběrnice 8, stav společné sběrnice 12 podřízeného zařízení a řídí přenos adresy, dat a přerušovacích vektorů. Oddělovací blok 11 obsahuje hradla, kterými je podřízený člen 14 připojen ke společné sběrnici 12»

Řinnost zapojení je ovládána prvním řadičem 4, Je činnost z výchozího stavu je spuštěna při přenosu dat ze společné sběrnice 1 nadřízeného centrálního procesoru na společnou sběrnici 12 podřízeného zařízení nebo do registru £ adresy nebo opačným směrem žádosti o přenos ž adresového dekodéru Směr a typ přenosu je určen stavem na prvním rozhodovacím skupinovém vstupu 48 prvního řadiče 4» který je přes blok 2 styku připojen na řídící linky společné sběrnice 1 nadřízeného centrálního procesoru,, První řadič 4 při přenosu do a z registru £ adresy neaktivuje obousměrnou vnitřní sběrnici 8 a pouze svým prvním řídícím skupinovým výstupem 49 propojuje datové cesty bloku 2 styku» Při přenosu dat ze společné sběrnice 1 nadřízeného centrálního procesoru na společnou sběrnici 12 podřízeného zařízení nebo opačným směrem aktivuje svým druhým synchronizačním skupinovým výstupem 46 obousměrnou vnitřní sběrnici 8 pro přenos dat a propojuje na ni přes řídící blok 6 obousměrné vnitřní sběrnice datové výstupy 50 registru % adresy» Druhý řadič 10 v případě aktivace obousměrné vnitřní sběrnice 8 pro přenos dat vydává žádost a vyhodnocuje povolení o přístup na společnou sběrnici 12»

Periferní zařízení na společné sběrnici 12 mají možnost komunikovat s nadřízeným centrálním procesorem připojeným na společnou sběrnici 1 pomocí přerušení» Žádost o přerušení je vedena ze společné sběrnice 12 přes oddělovací blok 11 a řízený blok % obousměrné vnitřní sběrnice.na obousměrnou vnitřní sběrnici 8» Odtud je přes řídící blok 6, obousměrné vnitřní sběrnice ·>

řídicí člen 2 přerušení a blok 2 styku vedena na společnou sběrnici 1 nadřízeného.centrálního procesoru» Povolovací signál ze společné sběrnice 1 nadřízeného centrálního procesoru je veden přes blok 2 styku a řídicí člen 7. přerušení do třetího rozhodovacího vstupu 41 prvního řadiče 4» který po příchodu povolovacího signálu aktivuje svým druhým synchronizačním skupinovým výstupem 46 obousměrnou vnitřní sběrnici 8 pro přenos přerušovacího vektoru» Druhý řadič 10 generuje svým druhým synchronizačním skupí novým výstupem 102 synchronizační signály, které přes oddělovací, blok 11 jsou přivedeny na společnou sběrnici 12» Přerušovací vektor periferie je ze společné sběrnice 12 veden přes oddělovací blok 11 a řízený blok 2 obousměrné vnitřní sběrnice na obousměrnou vnitřní sběrnici 8» Odtud je veden přes řídicí blok 6 obousměrné vnitřní sběrnice a blok 2 styku na společnou sběrnici 1 nadřízeného centrálního procesoru»

Vynález má využití ve výpočetní a řídicí technice všude tam, kde je třeba propojit dvě a více společných sběrnic»

Claims

Předmět vynálezu

238 203

Zapojení převodního clenu s jednou obousměrnou vnitřní sběrnicí pro styk zařízení v řídícím systému sestávajícího z z nadřízeného členu obousměrné vnitřní sběrnice, alespoň jednoho podřízeného členu obousměrné vnitřní sběrnice a obousměrné vnitřní sběrnice, vyznačené tím , že nadřízený člen /13/ obousměrné vnitřní sběrnice je připojen svým obousměrným skupinovým vstupem /20/ na společnou sběrnici /1/ nad- í řízeného centrálního procesoru, dále je připojen svým obousměr-·? ným skupinovým výstupem /60/ na obousměrnou vnitřní sběrnici /8/, jež je připojena na obousměrný skupinový vstup /90/ podřízeného členu /14/ obousměrné vnitřní sběrnice, jehož obousměr-;

ný skupinový výstup /110/ je připojen na společnou sběrnici /12/

. i podřízeného zařízení, přičemž obousměrný skupinový vstup /20/ j nadřízeného členu /13/ obousměrné vnitřní sběrnice je zároveň obousměrným skupinovým vstupem bloku /2/ styku, jehož adresové > výstupy /21/ jsou spojeny se vstupy /30/ adresového dekodéru ? /3/, jehož první výstup /31/ je spojen s druhým rozhodovacím vstupem /40/ prvního řadiče /4/, jehož první rozhodovací skupinový vstup /42/ je spojen s řídicím skupinovým výstupem /22/ bloku /2/ styku, jehož první datový skupinový vstup /23/ je spojen s datovými výstupy /63/ řídicího bloku /6/ obousměrné vnitřní sběrnice, jehož první datový skupinový vstup /65/ je spojen a datovými vstupy /53/ registru /5/ adresy ,a zároveň s datovými výstupy /26/ bloku /2/ styku, jehož druhý datový skupinový vstup /24/ je spojen s datovými výstupy /50/ registru /5/ adresy a zároveň s druhým datovým skupinovým vstupem /64/ řídicího bloku /6/ obousměrné vnitřní sběrnice, jehož synchronizační výstupy /61/ jsou spojeny se čtvrtým rozhodovacím skupinovým vstupem /47/ prvního řadiče /4/, jehož druhý řídící skupinový výstup /43/ je spojen s řídicími vstupy /70/ řídicí- ^;ho členu /7/ přerušení, jehož přerušovací výstupy /71/ jsou spojeny s přerušovacími vstupy /27/ bloku /2/ styku, jehož povolovací výstupy /28/ jsou spojeny s povolovacími vstupy /72/ řídicího členu /7/ přerušení,·jehož řídicí výstup /74/ je spo**

238 203 jen s třetím rozhodovacím vstupem /41/ prvního řadiče /4/, jehož první synchronizační skupinový výstup /44/ je spojen se ; synchronizačními vstupy /25/ bloku /2/ styku, jehož řídicí skupinový vstup /29/;je spojen s prvním řídícím skupinovým výstupem /49/ prvního řadiče /4/, jehož čtvrtý řídící skupinový výstup /48/ je spojen s řídícími vstupy /67/ řídícího bloku /6/ obousměrné vnitřní sběrnice, jehož synchronizační vstupy /62/ jsou spojeny s druhým synchronizačním skupinovým výstupem /46/ prvního řadiče /4/, jehož třetí řídicí výstup /45/ je spojen s hradlovacím vstupem /51/ registru /5/ adresy, jehož řídící skupinový vstup /52/ je spojen s druhým skupinovým výstupem /32/ adresového dekodéru /3/, dále přerušovací vstup /73/ řídicího členu /7/ přerušení je spojen s přerušovacím výstupem /66/ řídícího bloku /6/ obousměrné vnitřní sběrnice, jehož obousměrný skupinový výstup je zároveň obousměrným skupinovým výstupem /60/ nadřízeného členu /13/ obousměrné vnitřní, sběrnice, a dále obousměrný skupinový vstup /90/ podřízeného členu /14/ obousměrné vnitřní sběrnice je zároveň obousměrným skupinovým vstupem řízeného bloku /9/ obousměrné vnitřní sběrnice, jehož synchronizační výstupy /91/ jsou spojeny s prvním rozhodovacím' skupinovým vstupem /100/druhého řadiče /10/, jehož první synchronizační skupinový výstup /101/ je spojen se synchronizačními vstupy /92/ řízeného bloku /9/ obousměrné vnitřní sběrnice, jehož datové výstupy /93/ jsou spojeny s datovými vystupy /113/ oddělovacího bloku /11/, jehož synchronizační výstupy /111/ jsou spojeny s druhým rozhodovacím skupinovým vstupem /103/ druhého řadiče /10/, jehož první řídicí skupinový výstup /105/ je spojen s řídícími vstupy /96/ řízeného bloku /9/ obousměrné vnitřní sběrnice, jehož datové vstupy /94/ jsou spojeny s datovými výstupy /114/ oddělovacího bloku /11/, jehož synchronizační vstupy /112/ jsou spojeny s druhým synchronizačním skupinovým výstupem /102/ druhého řadiče /10/, jehož druhý řídící skupinový výstup /104/ je spojen s řídícími vstupy /116/ oddělovacího bloku /11/, jehož přerušovací výstup /115/ je spojen s přerušovacím vstupem /95/ řízeného bloku /9/ obousměrné vnitřní sběrnice a jehož obousměrný skupinový výstup je zároveň obousměrným skupinovým výstupem /110/ podřízeného členu /14/ obousměmjé vnitřní sběrnice«