CS238203B1

CS238203B1 - Connection of a conversion element with one bi-directional internal bus to contact the device in the control system

Info

Publication number: CS238203B1
Application number: CS122384A
Authority: CS
Inventors: Miloslav Marcan
Original assignee: Miloslav Marcan
Priority date: 1984-02-22
Filing date: 1984-02-22
Publication date: 1985-11-13

Abstract

Vynález se týká zapojení převodního členu s jednou obousměrnou vnitřní sběrnicí pro styk zařízení v řídicím systému, podstata zaoojení spočívá v tom, že nadiřízený člen obousměrné vnitřní sběrnice je připojen svým obousměrným skupinovým vstupem na společnou sběrnici nadřízeného centrálního procesoru a svým obousměrným skupinovým výstupem na obousměrnou vnitřní sběrnici, která je připojena na obousměrný skupinový vstup podřízeného členu obousměrné vnitřní sběrnice, jehož obousměrný skupinový výstup je připojen ha společnou sběrnici podřízeného zařízení. Zapojení převodního členu podle vynálezu spojuje dva odlišné typy společhých sběrnic, přičemž každá z nich využívá nezávislé na druhé svůj adresný prostor, který z hlediska nadřízeného centrálního procesoru je tímto způsobem rozšířen P adresní prostor připojené sběrnice.The invention relates to the connection of a converter element with one bidirectional internal bus for the communication of devices in a control system, the essence of the arrangement lies in the fact that the master member of the bidirectional internal bus is connected by its bidirectional group input to the common bus of the master central processor and by its bidirectional group output to the bidirectional internal bus, which is connected to the bidirectional group input of the slave member of the bidirectional internal bus, whose bidirectional group output is connected to the common bus of the slave device. The connection of the converter element according to the invention connects two different types of common buses, each of which uses its own address space independent of the other, which from the point of view of the master central processor is thus extended by the address space of the connected bus.

Description

Zapojení převodního členu s jednou obousměrnou vnitřní sběrnicí pro styk zařízení v řídicím systémuConnection of a converter with one bidirectional internal bus for communication of devices in the control system

258 205 (51) Int. CI.V258 205 (51) Int. CI.V

G 06 F 15/20G 06 F 15/20

M <M <

—— w—— w

Otí 1 !: i;···Oti 1 !: i;···

Jí She eats __ __

238 203238 203

Vynález še týká zapojení převodního členu s jednou obou směrnou vnitřní sběrnicí pro styk zařízení v řídícím systémuThe invention relates to the connection of a converter with one bidirectional internal bus for communication of devices in a control system

Při vytváření výpočetních a řídících systémů je často třeba připojit k nadřízenému centrálnímu procesoru s interfejsem na jeden typ společné sběrnice periferní zařízení nebo podřízený procesor s interfejsem na odlišný typ společné sběrnice, V případě, kdy není vhodné z jakýchkoliv důvodů měnit interfejs ani centrálního procesoru, ani periferního zařízení, zapojuje se mezi tyto obvody převodní člen, který umožní vzájemný styk těchto obvodů. Převodní člen vzájemně přizpůsobuje adresové, datové a řídící signály tak, aby vyhovovaly odlišným komunikačním protokolům propojovaných společných sběrnic, ·· ' Jedno ze známých řešení uvedeného problému je, že převodní člen transformuje adresové, datové i řídící signály z protokolu společné sběrnice centrálního procesoru na odlišný protokol jiného typu společné sběrnice bez použití vnitřních registrů, kdy pouze ošetřuje odlišný charakter obou dialogů jak z hlediska časového, tak i z hlediska logického. Toto řešení má kromě svých nesporných výhod i- několik nevýhod. Zařízení zapojená na obou ,sběrnicích sdílejí společný adresní prostor, což vede ke.komplikacím při spolupráci nadřízeného i podřízeného procesoru. Při propojování takto řešeného převodního členu se jedna ze sběrnic musí přivést na propojovací člen, čímž se prodlužuje její fyzická délka a zhoršují se její parametry v oblasti časové i elektrické, Tento negativní jev se řeší například zapojením opakovače sběrnice mezi vlastní sběrnici a její prodlouženou část, cožWhen creating computing and control systems, it is often necessary to connect a peripheral device or a slave processor with an interface to a different type of common bus to a master central processor with an interface to one type of common bus. In the case when it is not appropriate for any reason to change the interface of either the central processor or the peripheral device, a converter is connected between these circuits, which will enable mutual contact of these circuits. The converter adapts the address, data and control signals to each other so that they comply with the different communication protocols of the interconnected common buses. ·· ' One of the known solutions to the above problem is that the converter transforms the address, data and control signals from the common bus protocol of the central processor to a different protocol of a different type of common bus without using internal registers, when it only handles the different nature of both dialogues both in terms of time and logic. This solution, in addition to its undeniable advantages, also has several disadvantages. Devices connected to both buses share a common address space, which leads to complications in the cooperation of the master and slave processors. When connecting a converter element designed in this way, one of the buses must be brought to the connecting element, which extends its physical length and worsens its parameters in the time and electrical areas. This negative phenomenon is solved, for example, by connecting a bus repeater between the bus itself and its extended part, which

238 203 zase vede k nárůstu komplikovaných elektronických obvodů, které s sebou přinášejí vzrůst nákladů a zároveň snížení provozní spolehlivosti*238 203 in turn leads to an increase in complicated electronic circuits, which brings with it an increase in costs and at the same time a decrease in operational reliability*

Další známá řešení převodního členu užívají celou řadu registrů* Obecně lze konstatovat, že každá datová sběrnice, tj* ve směru do centrálního procesoru i ve směru opačném, prochází jedním vyrovnávacím registrem, který má kapacitu šířky toku informace po datové sběrnici* Pro ošetření stavové informace se používají další registry* Toto řešení je obvodově náročné, což přináší vyšší náklady i menší provozní spolehlivost*Other known solutions of the conversion element use a number of registers* In general, it can be stated that each data bus, i.e.* in the direction to the central processor and in the opposite direction, passes through one buffer register, which has a capacity of the width of the information flow along the data bus* Additional registers are used to process status information* This solution is circuit-intensive, which brings higher costs and lower operational reliability*

Uvedené nedostatky dosud známých řešení při zachování jejich výhod, řeší zapojení převodního členu s jednou obousměrnou vnitřní sběrnicí pro styk zařízení v řídicím systému dle vynálezu, jehož podstatou je, že nadřízený člen obousměrné vnitřní sběrnice je připojen svým obousměrným skupinovým vstupem na společnou sběrnici nadřízeného centrálního procesoru* Dále je připojen svým obousměrným skupinovým výstupem na obousměrnou ' vnitřní sběrnici, která je připojena na obousměrný skupinový vstup podřízeného členu obousměrné vnitřní sběrnice, jehož obour ; směrný skupinový výstup je připojen na společnou sběrnici podřízeného zařízení* Obousměrný skupinový vstup nadřízeného členu obousměrné vnitřní sběrnice je zároveň obousměrným skupinovým vstupem bloku styku, jehož adresové výstupy jsou spojeny se vstupy adresového dekodéru* První \ptup adresového dekodéru je spojen; s druhým rozhodovacím vstupem prvního řadiče, jehož první rozhodovací skupinový vstup je spojen s řídicím skupinovým výstupem bloku styku* Jeho první datový skupinový vstup je spojen s datovými výstupy řídicího bloku obousměrné vnitřní sběrnice, jehož první datový skupinový vstup je spojen s datovými vstupy registru adresy a zárpven s datovými výstupy bloku styku* Druhý datový skupinový vstup bloku styku je spojen s datovými výstupy registru adresy a zároveň s druhým datovým skupinovým vstupem řídícího bloku obousměrné vnitřní sběrnice* Synchronizační výstupy řídicího bloku obousměrné vnitřní sběrnice jsou spojeny se čtvrtým rozhodovacím skupinovým vstupem prvního řadiče, jehož druhý řídicí skupinový výstup je spojen s řídicími vstupy řídicího členu přerušení, jehož přerušovací výstupy jsou spojeny s přerušovacími vstupy bloku styku* Povolovací výstupy bloku styku jsou spoje238 203 ny s povolovacími vstupy řídicího členu přerušení, jehož řídicí výstup je spojen s třetím rozhodovacím vstupem, prvního řadiče., První synchronizační skupinový výstup prvního řadiče je spojen íse synchronizačními vstupy bloku styku, jehož řídicí skupinový ,vstup je spojen s prvním řídicím skupinovým výstupem prvního řadiče, Čtvrtý řídicí skupinový výstup prvního řadiče je spojen ;s řídicími vstupy řídicího bloku obousměrné vnitřní sběrnice, jehož synchronizační vstupy jsou spojeny s druhým synchronizačním skupinovým výstupem prvního řadiče. Třetí řídicí výstup prvního řadiče je spojen s hradíovacím vstupem registru adresy, jehož řídicí skupinový'vstup je spojen s druhým skupinovým výstupem adresového dekodéru. Dále přerušovací vstup řídícího členu přerušení je spojen s přerušovacím výstupem řídícího bloku obousměrné vnitřní sběrnice, jehož obousměrný skupinový výstup je zároveň obousměrným skupinovým výstupem nadřízeného členu obousměrné vnitřní sběrnice, A dále obousměrný skupinový vstup podřízeného členu obousměrné vnitřní sběrnice je zároveň· obousměrným skupinovým vstupem řízeného bloku obousměrné vnitřní sběrnice, jehož synchronizační výstupy jsou spojeny s prvním rozhodovacím skupinovým vstupem druhého řadiče. První synchronizační skupinový výstup druhého řadiče je spojen se synchronizačními vstupy řízeného bloku obousměrné vnitřní sběrnice, jehož datové výstupy jsou spojeny a datovými vstupy oddělovacího bloku. Synchronizační výstupy oddělovacího bloku jsou spojeny s druhým rozhodovacím skupinovým vstupem druhého řadiče, jehož první řídicí skupinový výstup je spojen s řídicími vstupy řízeného bloku obousměrné vnitřní sběrnice, Datové vstupy řízeného bloku obousměrné vnitřní sběrnice jsou spojeny s. datovými výstupy oddělovacího bloku, jehož synchronizační vstupy jsou spojeny s druhým synchronizačním skupinovým výstupem druhého řadiče. Druhý řídicí skupinový výstup druhého řadiče je spojen s řídícími vstupy oddělovacího bloku, jehož přerušovací výstup je spojen s přerušovacím vstupem řízeného bloku obousměrné vnitřní sběrnice. Obousměrný skupinový výstup řízeného bloku obousměrné vnitřní sběrnice je zároveň obousměrným skupinovým výstupem podřízeného členu obousměrné vnitřní sběrnice.The above-mentioned shortcomings of previously known solutions, while maintaining their advantages, are solved by connecting a conversion member with one bidirectional internal bus for the communication of devices in the control system according to the invention, the essence of which is that the superior member of the bidirectional internal bus is connected by its bidirectional group input to the common bus of the superior central processor. It is further connected by its bidirectional group output to the bidirectional ' internal bus, which is connected to the bidirectional group input of the subordinate member of the bidirectional internal bus, whose bidirectional group output is connected to the common bus of the subordinate device. The bidirectional group input of the superior member of the bidirectional internal bus is also the bidirectional group input of the communication block, the address outputs of which are connected to the inputs of the address decoder. The first \ptup of the address decoder is connected; with the second decision input of the first controller, whose first decision group input is connected to the control group output of the contact block* Its first data group input is connected to the data outputs of the control block of the bidirectional internal bus, whose first data group input is connected to the data inputs of the address register and, in turn, to the data outputs of the contact block* The second data group input of the contact block is connected to the data outputs of the address register and, at the same time, to the second data group input of the control block of the bidirectional internal bus* The synchronization outputs of the control block of the bidirectional internal bus are connected to the fourth decision group input of the first controller, whose second control group output is connected to the control inputs of the interrupt control member, whose interrupt outputs are connected to the interrupt inputs of the contact block* The enable outputs of the contact block are connected to the enable inputs of the interrupt control member, whose control output is connected to the third decision input of the first controller., The first synchronization group output of the first controller is connected to the synchronization inputs of the contact block, the control group input of which is connected to the first control group output of the first controller, The fourth control group output of the first controller is connected to the control inputs of the bidirectional internal bus control block, the synchronization inputs of which are connected to the second synchronization group output of the first controller. The third control output of the first controller is connected to the buffer input of the address register, the control group input of which is connected to the second group output of the address decoder. Furthermore, the interrupt input of the interrupt control member is connected to the interrupt output of the control block of the bidirectional internal bus, whose bidirectional group output is also the bidirectional group output of the master member of the bidirectional internal bus, and furthermore, the bidirectional group input of the slave member of the bidirectional internal bus is also the bidirectional group input of the controlled block of the bidirectional internal bus, whose synchronization outputs are connected to the first decision group input of the second controller. The first synchronization group output of the second controller is connected to the synchronization inputs of the controlled block of the bidirectional internal bus, whose data outputs are connected to the data inputs of the separation block. The synchronization outputs of the separation block are connected to the second decision group input of the second controller, whose first control group output is connected to the control inputs of the controlled block of the bidirectional internal bus. The data inputs of the controlled block of the bidirectional internal bus are connected to the data outputs of the separation block, whose synchronization inputs are connected to the second synchronization group output of the second controller. The second control group output of the second controller is connected to the control inputs of the separation block, whose interrupt output is connected to the interrupt input of the controlled block of the bidirectional internal bus. The bidirectional group output of the controlled block of the bidirectional internal bus is also the bidirectional group output of the slave member of the bidirectional internal bus.

Výhodou zapojení převodního členu s jednou obousměrnou vnitřní sběrnicí pro styk zařízení v řídicím systému podle vynálezu je oproti známým zapojením jednoduchý způsob spojení dvou odlišných typů společných sběrnic, přičemž každá z nich využíváThe advantage of connecting a converter with one bidirectional internal bus for communication of devices in the control system according to the invention, compared to known connections, is a simple method of connecting two different types of common buses, each of which uses

238 203 nezávisle na druhé svůj adresní prostor, který z hlediska nadřízeného centrálního procesoru je tímto způsobem rozšířen o adresní prostor připojené sběrnice. Převodní člen dle vynálezu, na propojení obou typů sběrnic využívá obousměrnou vnitřní sběrnici, ! což snižuje počet propojovacích vodičů, zvyšuje spolehlivost a využitím standartního protokolu obousměrné vnitřní sběrnice umožňuje ke společné sběrnici nadřízeného centrálního procesoru připojit více společných sběrnic s odlišnými typy protokolů.238 203 independently of the other its address space, which from the point of view of the superior central processor is thus extended by the address space of the connected bus. The converter according to the invention uses a bidirectional internal bus to connect both types of buses, which reduces the number of connecting wires, increases reliability and, by using the standard protocol of the bidirectional internal bus, allows multiple common buses with different types of protocols to be connected to the common bus of the superior central processor.

Příklad zapojení převodního členu s jednou obousměrnou sběrnicí podle vynálezu je znázorněn na výkresu, kde na obr, 1 je principiální schéma propojení dvou společných sběrnic s odlišnými protokoly převodním členem sestávajícím z jedné obousměrné vnitřní sběrnice, z nadřízeného členu obousměrné vnitřní sběrnice a z podřízeného členu obousměrné vnitřní sběrnice,An example of connecting a converter element with one bidirectional bus according to the invention is shown in the drawing, where Fig. 1 is a principle diagram of connecting two common buses with different protocols by a converter element consisting of one bidirectional internal bus, a master member of the bidirectional internal bus and a slave member of the bidirectional internal bus,

Na obr. 2 je příklad strukturního blokového schématu nadřízeného členu obousměrné vnitřní sběrnice.Figure 2 shows an example of a structural block diagram of a master member of a bidirectional internal bus.

Na obr. 3 je příklad strukturního blokového schématu podřízeného členu obousměrné vnitřní sběrnice.Figure 3 shows an example of a structural block diagram of a slave member of a bidirectional internal bus.

Nadřízený člen 13 obousměrné vnitřní sběrnice je připojen svým obousměrným skupinových vstupem 20 na společnou sběrnici 1 nadřízeného centrálního procesoru a svým obousměrným skupinovým ' výstupem 60 na obousměrnou vnitřní sběrnici 8, která je připojena; na obousměrný skupinový vstup 90 podřízeného členu 13 obousměrné. ; vnitřní sběrnice, jehož obousměrný skupinový výstup 110 je připojen na společnou sběrnici 12 podřízeného zařízení.The master member 13 of the bidirectional internal bus is connected by its bidirectional group input 20 to the common bus 1 of the master central processor and by its bidirectional group output 60 to the bidirectional internal bus 8, which is connected; to the bidirectional group input 90 of the slave member 13 of the bidirectional. ; internal bus, whose bidirectional group output 110 is connected to the common bus 12 of the slave device.

Zapojení nadřízeného členu 13 obousměrné vnitřní sběrnice je tvo-ž řeno následovně: obousměrný skupinový vstup 20 nadřízeného členu i U obousměrné vnitřní sběrnice je zároveň obousměrným skupinovým vstupem.bloku 2 styku, jehož adresové výstupy 21 jsou.spojeny se vstupy 30 adresového dekodéru 2? jehož první výstup 31 je spojen s druhým rozhodovacím vstupem 40 prvního řadiče První rozhodovací skupinový vstup 42 prvního řadiče 4 je spojen s řídicím skupinovým, výstupem 22 bloku 2 styku, jehož první datový skupinový vstup 22 je spojen s datovými výstupy 63 řídicího bloku G obousměrné vnitřní sběrnice. První datový skupinový vstup 65 řídícího bloku G obousměrné sběrnice je spojen s datovými vstupy 53 registru 2 adresy a zároveň s datovými výstupy 26 bloku 2 styku, jehož druhý datový skupinový vstup 24 je spojen s datovými výstupy 50The connection of the master member 13 of the bidirectional internal bus is formed as follows: the bidirectional group input 20 of the master member 1 U of the bidirectional internal bus is also a bidirectional group input of the contact block 2, whose address outputs 21 are connected to the inputs 30 of the address decoder 2, whose first output 31 is connected to the second decision input 40 of the first controller. The first decision group input 42 of the first controller 4 is connected to the control group output 22 of the contact block 2, whose first data group input 22 is connected to the data outputs 63 of the control block G of the bidirectional internal bus. The first data group input 65 of the control block G of the bidirectional bus is connected to the data inputs 53 of the address register 2 and at the same time to the data outputs 26 of the contact block 2, the second data group input 24 of which is connected to the data outputs 50

238 203 registru 2 adresy a zároveň s druhým datovým skupinovým vstupem 64 řídicího bloku G obousměrné vnitřní sběrnice. Synchronizační výstupy 61 řídicího bloku G jsou spojeny se čtvrtým rozhodovacím skupinovým vstupem 47 prvního řadiče £, jehož.druhý řídicí skupinový výstup 43 je spojen s řídicími vstupy 70 řídicího členu 2 přerušení, jehož přerušovací výstupy 71 jsou spojeny s přerušovacími vstupy 27 bloku 2 styku, jehož povolovací výstupy 28 jsou spojeny s povolovacími vstupy 72 řídicího Členu 2 přerušení, Řídicí výstup 74 řídicího Členu 7 přerušení je spojen s třetím, rozhodovacím vstupem 41-prvního řadiče jehož první synchronizačni skupinový výstup 44 je spojen se synchronizačními vstupy 25 bloku 2 styku, jehož řídicí skupinový vstup 29 je spojen s prvním řídicím skupinovým výstupem 49 prvního řadiče £, jehož čtvrtý řídicískupinový výstup 48 je spojen s řídicími vstupy 67 řídicího, bloku 6 obousměrné vnitřní sběrnice,, Synchronizační vstupy 62 řídícího bloku G obousměrné vnitřní sběrnice jsou spojeny s druhým synchronizačním skupinovým výstupem 46 prvního řadiče £, jehož třetí řídicí výstup 45 je spojen s hradlovacím vstupem SLregistru % adresy, jehož řídicí skupinový vstup 52 je spojen s druhým skupinovým výstupem 32 adresového dekodéru 2« Přerušovací vstup 73 řídícího členu 2 přerušení je spojen s přerušovacím výstupem 66 řídícího bloku G obousměrné vnitřní sběrnice, jehož obousměrný skupinový výstup je zároveň obousměrným skupinovým výstupem 60 nadřízeného členu u obousměrné vnitřní sběrnice. Zapojení podřízeného členu 14 obousměrné vnitřní sběrnice je následující: Obousměrný skupinový vstup 90 podřízeného členu 14 obousměrné vnitřní sběrnice je zároveň obousměrným skupinovým vstupem řízeného bloku 2 obousměrné, vnitřní sběrnice, jehož synchronizační výstupy 91 jsou spojeny s prvním rozhodovacím skupinovým vstupem 100 druhého řadiče 10, jehož první synchronizační skupinový výstup 101 je spojen se synchronizačními vstupy.92 řízeného bloku.2 obousměrné vnitřní sběrnice. Datové výstupy 93 řízeného bloku 2 obousměrné vnitřní sběrnice jsou spojeny s datovými vstupy 113 oddělovacího bloku 11, jehož synchronizační výstupy 111 jsou spojeny s druhým rozhodovacím skupinovým vstupem 103 druhého řadiče 10, jehož první řídicí skupinový výstup 105 je spojen s řídicími vstupy 96 řízeného blokuj obousměrné vnitřní sběrnice, jehož datové.vstupy 94 jsou spojeny s datovými výstupy 114 oddělovacího bloku 11«238 203 of the address register 2 and simultaneously with the second data group input 64 of the control block G of the bidirectional internal bus. The synchronization outputs 61 of the control block G are connected to the fourth decision group input 47 of the first controller £, whose second control group output 43 is connected to the control inputs 70 of the interrupt control member 2, whose interrupt outputs 71 are connected to the interrupt inputs 27 of the contact block 2, whose enable outputs 28 are connected to the enable inputs 72 of the interrupt control member 2, The control output 74 of the interrupt control member 7 is connected to the third decision input 41 of the first controller whose first synchronization group output 44 is connected to the synchronization inputs 25 of the contact block 2, whose control group input 29 is connected to the first control group output 49 of the first controller £, whose fourth control group output 48 is connected to the control inputs 67 of the bidirectional internal control block 6 bus,, The synchronization inputs 62 of the control block G of the bidirectional internal bus are connected to the second synchronization group output 46 of the first controller £, whose third control output 45 is connected to the gate input SL of the address register %, whose control group input 52 is connected to the second group output 32 of the address decoder 2«. The interrupt input 73 of the interrupt control member 2 is connected to the interrupt output 66 of the control block G of the bidirectional internal bus, whose bidirectional group output is also the bidirectional group output 60 of the master member of the bidirectional internal bus. The connection of the slave member 14 of the bidirectional internal bus is as follows: The bidirectional group input 90 of the slave member 14 of the bidirectional internal bus is also the bidirectional group input of the controlled block 2 of the bidirectional internal bus, the synchronization outputs 91 of which are connected to the first decision group input 100 of the second controller 10, the first synchronization group output 101 of which is connected to the synchronization inputs 92 of the controlled block 2 of the bidirectional internal bus. The data outputs 93 of the controlled block 2 of the bidirectional internal bus are connected to the data inputs 113 of the separation block 11, whose synchronization outputs 111 are connected to the second decision group input 103 of the second controller 10, whose first control group output 105 is connected to the control inputs 96 of the controlled block 2 of the bidirectional internal bus, whose data inputs 94 are connected to the data outputs 114 of the separation block 11.

Synchronizační vstupy 112 oddělovacího bloku 11 jsou spojeny s druhým synchronizačním skupinovým výstupem 102 druhého řadiče 10» jehož druhý řídící skupinový výstup 104 je spojen s řídícími vstupy 116 oddělovacího bloku 11, jehož přerušovací.výstup 115 je spojen s přerušovacím vstupem 95 řízeného bloku £ obousměrné vnitřní sběrnice. Obousměrný skupinový výstup oddělovacího bloku 11 je zároveň obousměrným skupinovým výstupem 110 podřízeného členu obousměrné vnitřní sběrnice.The synchronization inputs 112 of the separation block 11 are connected to the second synchronization group output 102 of the second controller 10, whose second control group output 104 is connected to the control inputs 116 of the separation block 11, whose interrupt output 115 is connected to the interrupt input 95 of the controlled block £ of the bidirectional internal bus. The bidirectional group output of the separation block 11 is also the bidirectional group output 110 of the slave member of the bidirectional internal bus.

Funkce zapojení převodního členu s jednou obousměrnou sběrnicí pro styk zařízení řídícího systému je následující:The function of connecting a converter with one bidirectional bus for communicating with control system devices is as follows:

Nadřízený člen 12 obousměrné vnitřní sběrnice převádí protokol společné sběrnice 1 nadřízeného centrálního procesoru na protokolJ obousměrné vnitřní sběrnice 8, Blok 2 styku obsahuje hradla a se-J lektory, které umožňují spojení společné sběrnice 1 nadřízeného centrálního procesoru s obvody nadřízeného členu 13 obousměrné vnitřní sběrnice. Adresový dekodér £ dekóduje stav na adresových ; linkách společné sběrnice 1 nadřízeného centrálního procesoru, : Je-li stav na adresových linkách-shodný s předvolenou adresou, ge-5 neruje signály výběru zařízení. První řadič £ je sestaven z logic-í kých obvodů typu pevně naprogramovaných pamětí, registru, hradel a selektorů. Vyhodnocuje hlášení o stavu zařízení a řídí přenos adresy, dat a přerušovacích vektorů, řídí protokol obousměrné vnitřní sběrnice 8, Registr adresy uchovává adresu periferního zařízení, Řídicí blok 6 obousměrné vnitřní sběrnice obsahuje hradla a ; selektrory, pomocí nichž je připojen nadřízený· člen 13 obousměrné ; vnitřní sběrnice na obousměrnou vnitřní sběrnici 8, Řídicí člen £ · přerušení generuje a vyhodnocuje přerušovací signály. Řízený blok % obousměrné vnitřní sběrnice obsahuje hradla, kterými je podřízený ^;člen obousměrné vnitřní sběrnice připojen k obousměrné vnitřní sběrnici 8. Druhý řadič 10 je sestaven z logických obvodů typu pevně naprogramovaných pamětí, registrů a hradel. Vyhodnocuje stav obousměrné vnitřní sběrnice 8, stav společné sběrnice 12 podřízeného zařízení a řídí přenos adresy, dat a přerušovacích vektorů. Oddělovací blok 11 obsahuje hradla, kterými je podřízený člen 14 připojen ke společné sběrnici 12»The master member 12 of the bidirectional internal bus converts the protocol of the common bus 1 of the master central processor to the protocol of the bidirectional internal bus 8. The interface block 2 contains gates and selectors that enable the connection of the common bus 1 of the master central processor with the circuits of the master member 13 of the bidirectional internal bus. The address decoder £ decodes the state on the address lines of the common bus 1 of the master central processor. If the state on the address lines is identical to the preselected address, it generates device selection signals. The first controller £ is composed of logic circuits of the type of hard-programmed memories, registers, gates and selectors. It evaluates the device status report and controls the transfer of addresses, data and interrupt vectors, controls the protocol of the bidirectional internal bus 8. The address register stores the address of the peripheral device. The control block 6 of the bidirectional internal bus contains gates and ; selectors, by means of which the master member 13 of the bidirectional internal bus is connected to the bidirectional internal bus 8, The interrupt control member £ generates and evaluates interrupt signals. The controlled block % of the bidirectional internal bus contains gates by which the slave member ^; of the bidirectional internal bus is connected to the bidirectional internal bus 8. The second controller 10 is composed of logic circuits of the type of hard-programmed memories, registers and gates. It evaluates the state of the bidirectional internal bus 8, the state of the common bus 12 of the slave device and controls the transfer of addresses, data and interrupt vectors. The separation block 11 contains gates by which the slave member 14 is connected to the common bus 12»

Řinnost zapojení je ovládána prvním řadičem 4, Je činnost z výchozího stavu je spuštěna při přenosu dat ze společné sběrnice 1 nadřízeného centrálního procesoru na společnou sběrnici 12 podřízeného zařízení nebo do registru £ adresy nebo opačným směrem žádosti o přenos ž adresového dekodéru Směr a typ přenosu je určen stavem na prvním rozhodovacím skupinovém vstupu 48 prvního řadiče 4» který je přes blok 2 styku připojen na řídící linky společné sběrnice 1 nadřízeného centrálního procesoru,, První řadič 4 při přenosu do a z registru £ adresy neaktivuje obousměrnou vnitřní sběrnici 8 a pouze svým prvním řídícím skupinovým výstupem 49 propojuje datové cesty bloku 2 styku» Při přenosu dat ze společné sběrnice 1 nadřízeného centrálního procesoru na společnou sběrnici 12 podřízeného zařízení nebo opačným směrem aktivuje svým druhým synchronizačním skupinovým výstupem 46 obousměrnou vnitřní sběrnici 8 pro přenos dat a propojuje na ni přes řídící blok 6 obousměrné vnitřní sběrnice datové výstupy 50 registru % adresy» Druhý řadič 10 v případě aktivace obousměrné vnitřní sběrnice 8 pro přenos dat vydává žádost a vyhodnocuje povolení o přístup na společnou sběrnici 12»The connection operation is controlled by the first controller 4. The operation from the initial state is started when data is transferred from the common bus 1 of the master central processor to the common bus 12 of the slave device or to the address register £ or in the opposite direction of the transfer request of the address decoder. The direction and type of transfer is determined by the state of the first decision group input 48 of the first controller 4» which is connected to the control lines of the common bus 1 of the master central processor via the contact block 2. The first controller 4 does not activate the bidirectional internal bus 8 during transfer to and from the address register £ and only connects the data paths of the contact block 2 with its first control group output 49. When data is transferred from the common bus 1 of the master central processor to the common bus 12 of the slave device or in the opposite direction, it activates the bidirectional internal bus 8 for data transfer with its second synchronization group output 46 and connects to ni via the control block 6 of the bidirectional internal bus data outputs 50 of the register % of the address» The second controller 10, in the case of activation of the bidirectional internal bus 8 for data transfer, issues a request and evaluates permission for access to the common bus 12»

Periferní zařízení na společné sběrnici 12 mají možnost komunikovat s nadřízeným centrálním procesorem připojeným na společnou sběrnici 1 pomocí přerušení» Žádost o přerušení je vedena ze společné sběrnice 12 přes oddělovací blok 11 a řízený blok % obousměrné vnitřní sběrnice.na obousměrnou vnitřní sběrnici 8» Odtud je přes řídící blok 6, obousměrné vnitřní sběrnice ·>Peripheral devices on the common bus 12 have the ability to communicate with the master central processor connected to the common bus 1 using interrupts. The interrupt request is routed from the common bus 12 via the separation block 11 and the controlled block % of the bidirectional internal bus. to the bidirectional internal bus 8. From there, via the control block 6, the bidirectional internal bus ·>

řídicí člen 2 přerušení a blok 2 styku vedena na společnou sběrnici 1 nadřízeného.centrálního procesoru» Povolovací signál ze společné sběrnice 1 nadřízeného centrálního procesoru je veden přes blok 2 styku a řídicí člen 7. přerušení do třetího rozhodovacího vstupu 41 prvního řadiče 4» který po příchodu povolovacího signálu aktivuje svým druhým synchronizačním skupinovým výstupem 46 obousměrnou vnitřní sběrnici 8 pro přenos přerušovacího vektoru» Druhý řadič 10 generuje svým druhým synchronizačním skupí novým výstupem 102 synchronizační signály, které přes oddělovací, blok 11 jsou přivedeny na společnou sběrnici 12» Přerušovací vektor periferie je ze společné sběrnice 12 veden přes oddělovací blok 11 a řízený blok 2 obousměrné vnitřní sběrnice na obousměrnou vnitřní sběrnici 8» Odtud je veden přes řídicí blok 6 obousměrné vnitřní sběrnice a blok 2 styku na společnou sběrnici 1 nadřízeného centrálního procesoru»The interrupt control element 2 and the contact block 2 are connected to the common bus 1 of the master central processor. The enabling signal from the common bus 1 of the master central processor is connected via the contact block 2 and the interrupt control element 7 to the third decision input 41 of the first controller 4. After the enabling signal arrives, it activates the bidirectional internal bus 8 with its second synchronization group output 46 for the transmission of the interrupt vector. The second controller 10 generates synchronization signals with its second synchronization group output 102, which are fed to the common bus 12 via the separating block 11. The peripheral interrupt vector is connected from the common bus 12 via the separating block 11 and the controlled block 2 of the bidirectional internal bus to the bidirectional internal bus 8. From there, it is connected via the control block 6 of the bidirectional internal bus and the contact block 2 to the common bus 1. superior central processor»

Vynález má využití ve výpočetní a řídicí technice všude tam, kde je třeba propojit dvě a více společných sběrnic»The invention has applications in computer and control technology wherever it is necessary to connect two or more common buses»

Claims

Object of the invention

238 203

A one-way bi-directional internal bus interface for connecting a device in a control system comprising a bi-directional internal bus master, at least one bi-directional internal bus slave and a bi-directional internal bus, characterized in that the bi-directional internal bus master is connected by its bi-directional • by group input (20) to the common bus (1) of the controlled central processor; a group output (60) on a bidirectional internal bus (8) connected to a bidirectional group input (90) of a bidirectional internal bus slave (14) whose bidirectional;

The group output (110) is connected to a common bus (12)

. The bi-directional group input (20) of the master member (13) of the bi-directional internal bus is at the same time the bi-directional group input of the interface block (2) whose address outputs (21) are connected to the inputs (30) of the address decoder. (3), whose first output (31) is coupled to a second decision input (40) of the first controller (4), whose first decision group input (42) is coupled to the control group output (22) of the block (2), whose first the data group input (23) is connected to the data outputs (63) of the control block (6) of the bidirectional internal bus whose first data group input (65) is connected to the data inputs (53) of the register (5) and the data outputs (26) of a contact block whose second data group input (24) is connected to the data outputs (50) of the address register (5) and at the same time to the second data group input (64) of the control block (6). the synchronization outputs (61) are coupled to a fourth decision group input (47) of the first controller (4), the second control group output (43) of which is coupled to the control inputs (70) of the control ^; an interrupt member (7) whose interrupt outputs (71) are coupled to interrupt inputs (27) of the contact block (2) whose enable outputs (28) are coupled to the interrupt enable inputs (72) of which control output (74) is **

238 203 only with a third decision input (41) of the first controller (4), the first synchronization group output (44) of which is connected; synchronization inputs (25) of the block (2) whose control group input (29) is connected to the first control group output (49) of the first controller (4), whose fourth control group output (48) is connected to the control inputs (67) of a bi-directional internal bus control block, whose synchronization inputs (62) are connected to the second synchronization group output (46) of the first controller (4), whose third control output (45) is connected to the gate input (51) of the register address, whose control group input (52) is connected to the second group output (32) of the address decoder (3), the interrupt input (73) of the interrupt control member (7) is connected to the interrupt output (66) of control block (6). bidirectional internal bus, whose bidirectional group output is also bidirectional group output (60) of the master member (13) bidirectional internal bus, and then bidirectional group The bi-directional internal bus slave input (90) is also a bi-directional bi-directional internal bus bi-directional group input (9) whose synchronization outputs (91) are coupled to the first decision group input (100) of the second controller (10). whose first synchronization group output (101) is connected to the synchronization inputs (92) of the controlled block (9) of the bi-directional internal bus whose data outputs (93) are connected to the data outputs (113) of the separation block (11) whose synchronization outputs (111) are connected to a second decision group input (103) of the second controller (10), whose first control group output (105) is connected to the control inputs (96) of the controlled bidirectional internal bus, whose data inputs (94) are connected with data outputs (114) of the separation block (11), whose synchronization inputs (112) are connected to a second synchronization group a pin output (102) of the second controller (10), whose second control group output (104) is connected to the control inputs (116) of the separation block (11), whose interrupt output (115) is connected to the interrupt input (95) of the controlled block 9 / bi-directional internal bus and whose bi-directional group output is at the same time bi-directional group output (110) of the slave (14) bi-directional internal bus «