CS236848B1 - Generátor datových posloupností pro zkoušení pamětí - Google Patents

Abstract

Vynálezu je možno použít v oboru testovací techniky. Vynález řeší problém obvodově nenáročného generování datových posloupností pro dokonalé ověření funkce testovacích pamětí. Generátor podle vynálezu používá pro svou funkci sloupcového čítače s blokovaným hodinovým vstupem. Vynález zjednodušuje obvodové vybavení a nevyžaduje programové vybavení. Generátoru podle vynálezu může být využito v servisních a výrobních službách počítačů a zařízeních využívající paměti.

Description

(54) Generátor datových posloupností pro zkoušení pamětí

Vynálezu je možno použít v oboru testovací techniky.

Vynález řeší problém obvodově nenáročného generování datových posloupností pro dokonalé ověření funkce testovacích pamětí.

Generátor podle vynálezu používá pro svou funkci sloupcového čítače s blokovaným hodinovým vstupem. Vynález zjednodušuje obvodové vybavení a nevyžaduje programové vybavení.

Generátoru podle vynálezu může být využito v servisních a výrobních službách počítačů a zařízeních využívající paměti.

Vynález se týká generátoru datových posloupností pro zkoušení pamětí. Pro svou funkci využívá sloupcového čítače s blokovaným hodinovým vstupem. Umožňuje generovat datové posloupnosti, například pro testy „diagonála“, „putující diagonála“, „putující řádek“, „putující sloupec“.

Pro generování uvedených datových posloupností se většinou používají dva principy. První princip je založen na porovnávání sloupcové a řádkové části adresovaného slova, je však obvodově poměrně náročný a navíc neumožňuje generovat datovou posloupnost požadovanou rychlostí. Druhý princip je založen na součinnosti tří pomocných čítačů, z nichž první posouvá jedničku v prvním řádku paměťové matice, druhý ji posouvá řádek od řádku vpravo a třetí čítač se nastavuje na hodnotu druhého, čitá od této hodnoty dolů a generuje svým přenosem datovou posloupnost. Toto řešení je rovněž obvodově náročné a neumožňuje generovat datovou posloupnost požadovanou rychlostí.

Tyto nevýhody odstraňuje generátor podle vynálezu, jehož podstata spočívá v tom, že obvod pro blokování hodinových impulsů má vstupy přenosových signálů adresového registru, vstup signálu čtení, vstup hodinových impulsů a vstupy signálů volby datové posloupnosti, které jsou rovněž propojeny na vstup obvodů pro nastavení a nulování sloupcového čítače, přičemž vstup nastavení je propojen na vstup nastavení obvodu pro blokování hodinových impulsů a na nastavovací vstup obvodů pro nastavení a nulování sloupcového čítače, přičemž vstupy blokovacích signálů adresového registru jsou propojeny na blokovací vstupy sloupcového čítače a na blokovací vstupy obvodů pro nastavení a nulování sloupcového čítače, přičemž výstupy obvodů pro nastavení a nulování sloupcového čítače jsou propojeny na nastavovací vstupy sloupcového čítače a výstupy obvodů pro nastavení a nulování sloupcového čítače jsou propojeny na nulovací vstupy sloupcového čítače, jehož vstup je propojen na výstup obvodu pro blokování hodinových impulsů, na jehož výstupu je signál o konci testu, přičemž výstup sloupcového čítače je propojen se vstupem obvodu proi blokování hodinových impulsů a je současně výstupem generátoru datové posloupnosti pro testování pamětí.

Vynález zjednodušuje obvodové vybavení a nevyžaduje náročné programové vybavení. Zařízení generátoru podle vynálezu do testovacích systémů přispívá k dokonalému ověřování funkce testovaných pamětí, neboť umožňuje generovat datovou posloupnost požadovanou rychlostí.

Na přiloženém obrázku je znázorněno blo4 kové zapojení generátoru datových posloupností pro zkoušení pamětí.

Generátor podle vynálezu je vytvořen tak, že obvod 1 pro blokování hodinových impulsů má vstupy 11 přenosových signálů adresového registru, vstup 12 signálu čtení, vstup 13 hodinových impulsů a vstupy 14 signálů volby datové posloupnosti, které jsou rovněž propojeny na vstup 31 obvodů 3 pro nastavení a nulování sloupcového čítače 2, přičemž vstup nastavení je propojen na vstup 15 nastavení obvodu 1 pro blokování hodinových impulsů a na nastavovací vstup 32 obvodů 3 pro nastavení a nulování sloupcového čítače 2, přičemž vstupy blokovacích signálů adresového registru jsou propojeny na blokovací vstupy 21 sloupcového čítače 2 a na blokovací vstupy 33 obvodů 3 pro nastavení a nulování sloupcového čítače 2, přičemž výstupy 34 obvodů 3 pro nastavení a nulování sloupcového čítače 2 jsou propojeny na nastavovací vstupy 23 sloupcového čítače 2 a výstupy 35 obvodů 3 pro nastavení a nulování sloupcového- čítače 2 jsou propojeny na nulovací vstupy 24 sloupcového čítače 2, jehož vstup 22 je propojen na výstup 17 obvodu 1 pro blokování hodinových impulsů, na jehož výstupu 18 je signál o konci testu, přičemž výstup 25. sloupcového čítače 2 je propojen se vstupem 16 obvodu 1 pro blokování hodinových impulsů a je současně výstupem generátoru datové posloupnosti pro testování pamětí.

Obvod 1 pro blokování hodinových impulsů se skládá ze dvou částí. Části pro blokování hodinových impulsů při testech „diagonála“ a „putující diagonála a části pro blokování hodinových impulsů při testech „putující sloupec“ a „putující řádek“.

Při testech „diagonála“ a „putující sloupec“ začíná datová posloupnost jedničkou, což znamená, že sloupcový čítač 2 vydává na svém výstupu 25 přenos. Při těchto testech je tedy nutné čítač na počátku nastavit u testu „putující diagonála“ a naopak vynulovat. Při testech „diagonála“ a „putující diagonála“ jsou blokovány hodinové impulsy následující za koncem každého řádku, kromě impulsů následujících za poslední adresou při čtení. Při testu „putující sloupec“ se blokují pouze hodinové impulsy následující za poslední adresou při čtení. Signál z výstupu o konci testu je u všech tří testů generován po skončení jedničky z poslední adresy. Z uvedeného pak vyplývá i obvodové provedení obvodu 1 pro blokování hodinových impulsů a obvodů 3 pro nastavení a nulování sloupcového čítače 2. Jakoblokovací signály jsou použity přenosové signály 11 adresového registru testovacíhozařízení.

Generátoru podle vynálezu může být využito v servisních a výrobních službách počítačů a zařízení využívající paměti.

Claims (1)

1. PREDMET

   Generátor datových posloupností pro zkoušení pamětí vyznačující se tím, že obvod (1) pro blokování hodinových impulsů má vstupy (11) přenosových signálů adresového registru, vstup (12) signálu čtení, vstup (13) hodinových impulsů a vstupy (14) signálů volby datové posloupnosti, které jsou rovněž propojeny na vstup (31) obvodů (3) pro nastavení a nulování sloupcového čítače (2) , přičemž vstup nastavení je propojen na vstup (15) nastavení obvodu (1) pro blokování hodinových impulsů a na nastavovací vstup (32) obvodů (3) pro nastavení a nulování sloupcového čítače (2), přičemž vstupy blokovacích signálů adresového registru jsou propojeny na blokovací vstupy (21) sloupcového čítače (2) a na blokovací

   VYNALEZU vstupy (33) obvodů (3) pro nastavení a nulování sloupcového čítače (2), přičemž výstupy (34) obvodů (3) pro nastavení a nulování sloupcového čítače (2) jsou propojeny na nastavovací vstupy (23) sloupcového čítače (2) a výstupy (35) obvodů (3) pro nastavení a nulování sloupcového čítače (2) jsou propojeny na nulovací vstupy (24) sloupcového čítače (2), jehož vstup (22) je propojen na výstup (17) obvodu (1) pro blokování hodinových impulsů, na jehož výstupu (18) je signál o konci testu, přičemž výstup (25) sloupcového čítače (2) je propojen se vstupem (16) obvodu (1) pro blokování hodinových impulsů a je současně výstupem generátoru datové posloupnosti pro testování pamětí.