CS236575B1 - Zapojení pro převod paralelních číslicových nesynchronních signálů na sériový synchronní signál - Google Patents

Abstract

Vynález se týká sčítání nesynchronních paralelních signálů, zejména signálů z impulsních vysílacích elektroměrů, průtokoměrů apod. Účelem vynálezu je převést paralelní číslicové nesynchronní signály na sériový synchronní signál s čítáním počtu impulsů. Tohoto účelu je dosaženo zapojením obsahujícím dvojice klopných obvodů typu D, jejichž počet je roven počtu zpracovávaných nesynchronních signálů, jejichž výstupy jsou pomocí cyklického nulování postupně přiváděny na vstupy hradla typu NAND, na jehož výstupu se objevuje sériový signál přiváděný na čítač impulsů.

Description

Vynález se týká zapojení pro převod paralelních číslicových nesynchronních signálů na sériový synchronní signál s čítáním počtu impulsů.

Známá zařízení provádějící převod paralelních nesynchronních signálů na sériový synchronní signál jsou založena na elektromagnetickém principu nebo využívají mini či mikropočítačovou techniku.

V první řadě se jedná o zařízení, která provádějí součet elektrických polarizovaných impulsů mechanickým způsobem. Impulsy přicházejí od vysílacích elektroměrů, vysílačů průtoku množství plynů a kapalin, čítačů počtu kusů ap., jsou přiváděné do sóučového počítadla.

Při každém impulsu se pootočí hřídel poháněný asynchronním motorkem trvale připojeným na napětí. Pootočení hřídele je vedené přes ozubená soukolí do jednotky na sčítaoí diferenciál.

Postupně se sčítávají vždy dva částečné součty až k celkovému součtu. Celkový součet je vedený hřídelem k počítacímu strojku a k zařízení, jež znovu vysílá impulsy. Toto zařízení je rovněž.elektromechanického provedení a umožňuje vysílání různých druhů impulsů, jež představují realizaci celkového součtu všech vstupních impulsů.

Zařízení realizované na elektromechanickém principu je poruchové, s nízkou životností, vyžadující náročnou údržbu, je citlivé na otřesy, je méně přesné a pomalé. V druhém případě se jedná o využití výpočetní techniky, která je sice provozně spolehlivá, avšak pro mnohá využití neekonomická pro značné pořizovací náklady na vlastní zařízení a příslušné programové zpracování.

Výše uvedené nedostatky jsou odstraněny zapojením podle vynálezu, jehož podstata spočívá v tom, že sestává z n dvojic klopných obvodů typu D, kde n je počet zpracovávaných číslicových nesynchronních signálů, z nichž první klopný obvod každé dvojice má na přímý výstup připojen přímý vstup druhého klopného obvodu téže dvojice, na jehož negovaný výstup je připojen mazací vstup příslušného prvního klopného obvodu,každý z prvních klopných obvodů má přímý vstup připojen na zdroj signálu o úrovni logické jedničky a vstup hodinových signálů na jeden ze zdrojů číslico(fýčh- nesynchronních signálů, vstupy hodinových impulsů a mazací vstupy druhých klopných obrodů jsou připojeny na výstupy dekodéru pro převod binárního kódu na kod 1 ze 2n, který je přes dvojkový čítač připojen na generátor synchronizačních impulsů, přičemž každý z negovaných výstupů druhých klopných obvodů je dále připojen na na jeden z n vstupů hradla typu NAND, na jehož výstup je připojen čítač impulsů.

Předmětné zařízení sestává z jednoduchých prvků, které zaručují bezporuchovou a přesnou činnost celého zapojení, které nevyžaduje žádnou údržbu. Zapojení je možno modulárně rozšiřovat podle počtu vstupních signálů a jedno provedení lze univerzálně použít pro dva a více vstupních signálů.

Příklad provedení zapojení podle vynálezu je znázorněn na přiloženém výkrese, na němž je nakresleno blokové schéma předmětného zapojení pro tři vstupní signály. Stejné funkční bloky jsou označeny stejnými vztahovými značkami, s pořadovým číslem odděleným tečkou od vlastního čísla.

Zapojení pro tři paralelní vstupní nesynchrtjnní signály sestává ze tří dvojic klopných obvodů 10 - 20 typu D, počet dvojic je rovný počtu vstupních signálů. První klopný obvod 10.1 první dvojíce má na přímý výstup 11.1 připojen přímý vstup 21.1. druhého klopného obvodu 20.1. téže dvojice, která má na negovaný výstup 22.1. připojen mazací vstup 12.1, prvního klopného obvodu 10.1. této první dvojice.

Obdobně jsou propojeny i první klopný obvod 10.2. a druhý klopný obvod 20.2 druhé dvojice a první klopný obvod 10.3. a druhý klopný obvod 20.3. třetí dvojice.

Všechny tři první klopné obvody 10 mají své přímé vstupy 13 připojeny na zdroj signálu o úrovni log. 1 a každý z jejich vstupů 14 hodinových signálů je připojen na jeden ze zdrojů zpracovávaných číslicových nesynchronních signálů. Každý ze tří druhých klopných obvodů 20 má svůj vstup 23 hodinových signálů připojen postupně na jeden z lichých vstupů 31, 33, dekodéru 30 pro převod binárního kódu na kód 1 ze 2 n, zatímco mazací vstup 24 každého z těchto druhých klopných obvodů je připojen na stejný lichý výstup jako vstup 23 hodinových impulsů následujícího druhého klopného obvodu 20.

Druhý klopný obvod 20.1. první dvojice tak má vstup 23.1 hodinových impulsů připojen na první výstup '31 dekodéru '30, zatímco jeho mazací vstup 24.1. je připojen na třetí výstup 33 dekodéru '30.

Obdobně je zapojen druhý klopný obvod 20,2, druhé dvojice a konečně druhý klopný obvod 20.3. třetí dvojice má vstup 23.3. hodinových impulsů připojen na pátý výstup 35 dekodéru 30, zatímco jeho vstup 24.3. mazacích impulsů je připojen na první výstup 31 dekodéru 30.

Obecně pro n dvojic klopných obvodů 10-20 platí, že druhý klopný obvod 2O.k. k-té dvojice, kde k je celé kladné číslo z intervalu 1 až n, má vstup 23.k. hodinových impulsů připojen na /2k-l/-tý výstup dekodéru 30, zatímco jeho mazací vstup 24,k. je připojen na /2k+l/~ -tý výstup dekodéru 20, přičemž mazací vstup druhého klopného obvodu 20.n poslední n-té dvojice je připojen na první výstup 31 dekodéru 30.

Dekoder 30 je.přes dvojkový čítač 40, který provádí dělení základního kmitočtu, připojen na výstup generátoru 50. synchronizačních impulsů, u nějž je možno nastavovat vhodný kmitočet pro zajištění spolehlivého převodu nesynchronních impulsů s nejvyšší četností.

Negované výstupy '22 všech tří druhých klopných obvodů 20 jsou připojeny na vstupy hradla 60 typu NAND, hradla realizujícího logickou funkci negovaného součinu. Počet vstupů hradla 60 typu NAND je roven počtu N zpracovávaných číslicových signálů.

Na první vstup '61 je připojen negovaný výstup 22.1. druhého klopného obvodu 20.1. první dvojice, druhý vstup 62 hradla 60 typu NAND je připojeno na negovaný výstup 22.2. klopného obvodu 20.2 druhé dvojice, a obdobně je zapojen i třetí vstup 63 hradla 60 typu NAND.

Na jeho výstup' '6 4 je pak připojen čítač 70 impulsů.

Příchodem nesynchrsnního Impulsu o úrovni log. 1 na vstup 14.1. hodinových signálů prvního klopného obvodu 10.1. první dvojice je tato úroveň přenesena na jeho přímý výstup 11.1. a zůstává zde zachevána.

Příchodem impulsu na vstup 23.1. hodinových impulsů druhého klopného obvodu 20.1 této dvojice je logická úroveň z přímého výstupu 11.1 prvního klopného obvodu 10.1. přenesena na negovaný výstup 22.1 druhého klopného obvodu 20.1.

V případě úrovně log. 1 na přímém výstupu' 11.1. prvního klopného obvodu. 10.1 se na negovaném výstupu '22.1. druhého klopného obvodu 20. X. objeví úroveň log. O, která přichází na první vstup '61 hradla' 60 typu NAND.

V klidovém stavu jsou na všech vstupech hradla 60 typu NAND úrovně log. 1, a proto příchodem signálu o úrovni log. 0 na kterýkoliv z jeho vstupů se na jeho výstupu 64 objeví úroveň log. 1.

Při změně úrovně na log. 0“~~na -negovaném výstupu 22.1. druhého klopného obvodu 20.1. první dvojice je současně nulován první klopný obvod 10,1. této dvojice. V dalším krcku je vynulován i druhý klopný obvod 20.1. této první'dvojice, čímž se na jeho negovaném výstupu 22 objeví úroveň log. 1 a na výstupu hradla 60 typu NAND je opět úroveň log. 0.

V následujícím kroku je impulsem na vstupu 23.2 hodinových impulsů druhého klopného obvodu 20.2, druhé dvojice přepsán na jeho negovaný výstup 22.2. stav přímého výstupu 11.2. prvního klopného obvodu 10.2. této druhé dvojice, v dalším kroku je pak klopný obvod 20.2. druhé dvojice nulován atd.

Tímto způsobem jsou postupně přeneseny informace z jednotlivých prvních klopných obvodů TO na příslušné druhé klopné obvody 20 a oba opětně nulovány. Synchronní překlápění druhých klopných obvodů 20 a tím' i sériový přenos nesynchronních vstupních signálů na synchronní výstupní signál na výstupu '64 hradla 60 typu NAND zajišEuje generátor 50 synchronizačních impulsů.

Základní kmitočet generátoru 50 synchronizačních impulsů je dělený ve dvojkovém čítači 40, který má v daném případě 6 stavů, obecně n stavů. Paralelní výstupní signály dvojkového čítače' 40 jsou dekódovány dekoderem 30 na kód 1 ze 2n tak, že úroveň log. 0 je vždy jen na jednom ze' 2n výstupů dekodéru 30.

Výstupy dekodejfu' '30 představují synchronizační čtecí hodinové impulsy a nulovací impulsy pro druhé klopné obvody 20. Čtení a mazání klopných obvodů je prováděné cyklicky postupně od prvního až po n-tý klopný obvod.

Předmětné zapojení umožňuje převádět paralelní nesynchronní signály, zejména impulsních vysílacích elektroměrů, průtokoměrů aj. na sériový signál, který lze jednoduše sčítat.

Claims (2)

1. Zapojení pro převod paralelních číslicových nesynchronních signálů na sériový synchronní signál s čítáním počtu impulsů, vyznačující se tím, že sestává z n dvojic klopných obvodů /10, 20/ typu D, kde n je počet zpracovávaných číslicových nesynchronních signálů, z nichž první klopný obvod /10/ každé dvojice má na přímý výstup /11/ připojen přímý vstup /21/ druhého klopného obvodu /20/ téže dvojice, na jehož negovaný výstup /22/ je připojen malací vstup /12/ příslušného prvního klopného obvodu /10/ každý z prvních klopných obvodů /10/ má přiiúý vstup /13/ připojen na zdroj signálu o úrovni logické jedničky a vstup /14/ hodinových signálů na jeden ze zdrojů číslicových nesynchronních signálů, vstupy /23/ hodinových impulsů a mazací vstupy /24/ druhých klopných obvodů /20/ jsou připojeny na výstupy dekodéru /30/ pro převod binárního kódu na kód 1 ze 2n, který je přes dvojkový čítač /40/ připojen na generátor /ÍO/ synchronizačních impulsů, přičemž každý z negovaných výstupů /22/ druhých klopných obvodů je dále připojen na jeden z n vstupů hradla /60/ typu NAND, na jehož výstup /^4/ je připojen čítač /70/ impulsů.

2. Zápojení podle bodu 1, vyznačující se tím, že druhý klopný obvod /20.k/ k.té dvojice, kde k je celé kladné číslo z intervalu 1 až' n, má vstup /23.k/ hodinových impulsů připojen na /2k-l/-tý výstup dekodéru /30/, zatímco jeho mazací vstup /24.k/ je připojen na /2k+l/-tý výstup dekodéru /30/, přičemž mazací vstup /24.n/ druhého klopného obvodu /20.n/ n.té dvojice je připojen na první výstup /31/ dekodéru /30/.