CS232774B1 - Zapojenie prepínača s tranzistormi s malou dynamickou chybou - Google Patents

Zapojenie prepínača s tranzistormi s malou dynamickou chybou Download PDF

Info

Publication number
CS232774B1
CS232774B1 CS517282A CS517282A CS232774B1 CS 232774 B1 CS232774 B1 CS 232774B1 CS 517282 A CS517282 A CS 517282A CS 517282 A CS517282 A CS 517282A CS 232774 B1 CS232774 B1 CS 232774B1
Authority
CS
Czechoslovakia
Prior art keywords
transistor
transistors
resistor
terminal
base
Prior art date
Application number
CS517282A
Other languages
English (en)
Slovak (sk)
Inventor
Marian Stofka
Original Assignee
Marian Stofka
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Marian Stofka filed Critical Marian Stofka
Priority to CS517282A priority Critical patent/CS232774B1/cs
Publication of CS232774B1 publication Critical patent/CS232774B1/cs

Links

Landscapes

  • Electronic Switches (AREA)

Abstract

Vynález patří do odboru elektroniky a rieši zapojenie prepínača s tranzistormi s malou dynamickou chybou. Jeho podstata je v tom, že riadiace elektrody tranzistorov riadených polom sú spojené s výstupmi diferenciálneho stupňa s bipolárnymi tranzistormi. Jeden vstup diferenciálneho stupňa tvoří riadiaci vstup prepínača, druhý vstup je spojený so zdrojom referenčného napatia, tvořeným diodami a rezistorom. Na výstupy diferenciálneho stupňa sú připojené kolektory hipolárnych tranzistorov s opačným typom vodivosti. Emitory týchto tranzistorov sú spojené s napájecím bodom. Medzi bázu a emitor týchto tranzistorov sú zapojené rezistory, báza tranzistora v invertujúcej vetve diferenciálneho stupňa je spojená cez kaipacitor s riao diacim vstupom a báza tranzistora v neinvertujúcej vetve je spojená cez kapacitor s invertujúcim výstupom riadiaceho o<bvos du. Vynález je znázorněný na priloženom výkrese.

Description

232774
Vynález sa týká zapojenia prepínača stranzistormi s malou dynamickou chybourfadeného logickým signálom, pri ktorom sarieši rýchlosť prepínania a zníženle para-zitného přenosu náboja- z riadiaceho obvo-du na výstup prepínača. V doteraz známých zapojeniach analogo-vých přepínač ov s tranzistormi riadenýmipolom sú tranzistory riadené rovnakýmiprevodníkmi logickej úrovně, z ktorých je-den má vstup spojený priamo s logickým ria-diacim vstupom a medzi vstup druhého pre-vodníka logickej úrovně a logický riadiacivstup je zapojený negátor. Vzájomné ones-korenie riadiacich signálov polom nadě-ných tranzistorov nie je v tomto zapojeníoptimálně z hladiska parazitného přenosunáboja z riadiacich elektrod tranzistorov navýstup prepínača. Převodníky logickej úrov-ně sú obvykle zapojené tak, že rýchlosť pře-chodu úrovně na ich výstupe je určená ák-tívnym prvkom len v jednom smere přecho-du. Pri druhomi smere přechodu je rých-ilosť daná časovou konstantou Rk. C; Rk jevýstupný odpor prevodníka a C je celkováparazitná kapacita na výstupe prevodníka.Rýchlosť tohto směru přechodu je obvykleo jeden rad -nižšia, než pri přechode určo-vanom aktívnym prvkom.
Uvedené nedostatky sú odstránené zapo-jením prepínača s tranzistormi s malou dy-namickou chybou podlá vynálezu, ktoréhopodstata je v tom, že riadiaca elektroda pr-vého tranzistora je spojená s prvým společ-ným bodom a riadiaca elektroda druhéhotranzistora je spojená s druhým spoločnýmbodom, ktorý je spojený jednak s kolek,to-rom tretieho tranzistora, jednak cez piatyodpor s napájacou svorkou a jednak s ko-lektorom piateho tranzistora, ktorého emi-tor je spojený s napájacou svorkou a jehobáza je spojená buď cez prvý odpor s na-pájacou svorkou, alebo cez prvý kondenzá-tor s riadiacou vstupnou svorkou a s bázoutretieho tranzistora, ktorého emitor je spo-jený cez třetí odpor so svorkou a s emito-rom štvrtého tranzistora, ktorého báza jespojená cez štvrtý odpor so svorkou a cezdvojicu diod s nulovým bodom a ktoréhokolektor je spojený cez díódu s nulovým bo-dom a s prvým spoločným bodom, ktorý jeďalej spojený cez siesty odpor a napájacousvorkou a s kolektorom šiestého tranzisto-ra, ktorého emitor je spojený s napájacousvorkou a ktorého báza je spojené cez dru-hý kondenzátor na druhý spoločný bod acez druhý odpor s napájacou svorkou.
Spojením riadiacich elektrod spínacíchtranzistorov ríadených polom s výstupmidiferenciálneho stupňa s bipolárnymi tran- zistorroi, ktorý má výstupy připojené natranzistory s opačným typom vodivosti, sadosahuje, že rýchlosť prechodov riadiacehonapátia tranzistorov riadených poolom jevelká pri oboch směrech prechodov. Spoje-ním bázy tranzistora v invertujúcej vetvediferenciálneho stupňa cez kapacitor s ria-diacim vstupom a bázy tranzistora v nein-vertujúeej vetve cez kapacitor s invertujú-cim výstupem diferenciálneho stupňa sa do-sahuje taký časový vztah oneskorenf riadia-cich signálov pri přepínaní, že prvý tran-zistor riadený polom sa uvedie do· vodivé-ho stavu pri vodivom druhom tranzistoreriadenom polom a přechod prvého tranzis-tora do nevodivého a druhého tranzistorado vodivého stavu je súčasný. Tým sa vznačnej miere ruší účinok nábojov přená-šených pri přepínaní z riadiacich elektródspínacích tranzistorov na výstup prepína-ča.
Na pripojenom výkrese je schéma zapoje-nia prepínača s tranzistormi s malou dyna-mickou chybou.
Riadiaca elektroda prvého tranzistora 1je spojená s prvým spoločným bodom 14 ariadiaca elektroda druhého tranzistora 2je spojená s druhým spoločným bodom 15.Tento je spojený jednak s kolektorom tretie-ho tranzistora 3, jednak cez piaty odpor 21s napájacou svorkou 13 a jednak s kolekto-rom piateho tranzistora 5. Jeho emitor jespojený s napájacou svorkou 13 a jeho bázaje spojená buď cez prvý odpor 7 s napája-cou svorkou 13, alebo cez prvý kondenzá-tor 9 s riadiacou vstupnou svorkou 12 a sbázou tretieho tranzistora 3. Jeho emitor jespojený cez třetí odpor 17 so svorkou 19a s emitorom štvrtého tranzistora 4, kto-rého báza je spojená cez štvrtý odpor 18so svorkou 19 a cez dvojicu diód 20 s nu-lovým bodom 16. Kolektor tretieho tranzis-tora 3 je spojený cez diodu 11 s nulovýmbodom 16 a s prvým spoločným bodom 14,ktorý je ďalej připojený cez siesty odpor 22na napájaciu svorku 13 a s kolektorom šies-teho tranzistora 6. Jeho emitor je spojenýs napájacou svorkou 13 a jeho báza je spo-jená cez druhý kondenzátor 10 na druhýspoločný bod 15 a cez druhý odpor 8 s na-pájacou svorkou 13. Přepínač s tranzistormi riadenými polomje určený pre rýchle a přesné prepínaniaanalogových signálov. Jeho použitle je naj-ma v tých obvodoch analógovej techniky,kde sa požaduje prepínanie s velkou frek-venciou a .malou dynamickou chybou me-dzi zdrojem vstupného signálu a referenč-nýmbodom s nulovým potenciálom.

Claims (1)

  1. 232774 PREDMET Zapojenie prepínača s tranzistormi s ma-lou dynamickou chybou vyznačené tým, žeriadiaca elektroda prvého tranzistore (1)je spojená s prvým spoločným bodom (14)a riadiaica elektroda druhého tranzistora(2) je spojená s druhým spoločným bodom (15), ktorý je spojený jednak s kolektoromtretieho tranzistora (3), jednak cez piatyodpor (21) s napájacou svorkou (13) a jed-nak s kolektorom piateho tranzistora (5),ktorého emitor je spojený s napájacou svor-kou (13) a jeho báza je spojená buď cezprvý odpor (7) s napájacou svorkou (13),alebo cez prvý kondenzátor (9) s riadiacouvstupnou svorkou (12) a s bázou tretieho vynalezu tranzistora (3), ktorého emitor je spojenýcez třetí odpor (17) so svorkou (19) a semitorom čtvrtého tranzistora (4), ktoréhobáza je spojená cez štvrtý odpor (18) sosvorkou (19) a cez dvojicu diod (20) s nulo-vým bodom (16) a ktorého kolektor je spo-jený cez diodu (11) s nulovým bodom (16)a s prvým spoločným bodom (14), ktorý jeďalej připojený cez siesty odpor (22) na na- „pájaciu svorku (13) a s kolektorom šieste-ho tranzistora (6), ktorého emitor je spo-jený s napájacou svorkou (13) a ktoréhobáza je spojená cez druhý kondenzátor (10)na druhý spoločný bod (15) a cez druhý od-por (8) s napájacou svorkou (13). 1 list výkresov
CS517282A 1982-07-07 1982-07-07 Zapojenie prepínača s tranzistormi s malou dynamickou chybou CS232774B1 (cs)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CS517282A CS232774B1 (cs) 1982-07-07 1982-07-07 Zapojenie prepínača s tranzistormi s malou dynamickou chybou

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CS517282A CS232774B1 (cs) 1982-07-07 1982-07-07 Zapojenie prepínača s tranzistormi s malou dynamickou chybou

Publications (1)

Publication Number Publication Date
CS232774B1 true CS232774B1 (cs) 1985-02-14

Family

ID=5396106

Family Applications (1)

Application Number Title Priority Date Filing Date
CS517282A CS232774B1 (cs) 1982-07-07 1982-07-07 Zapojenie prepínača s tranzistormi s malou dynamickou chybou

Country Status (1)

Country Link
CS (1) CS232774B1 (cs)

Similar Documents

Publication Publication Date Title
US4274014A (en) Switched current source for current limiting complementary symmetry inverter
JPS6221447B2 (cs)
EP0027860B1 (en) Complementary transistor, inverting emitter follower circuit
JP3407928B2 (ja) スイッチング可能な電流源回路
US4234806A (en) Monostable multivibrator employing nonsaturating switching transistor
GB787141A (en) Improvements in or relating to trigger circuit-arrangements comprising two transistors
CS232774B1 (cs) Zapojenie prepínača s tranzistormi s malou dynamickou chybou
US4485351A (en) Circuit for deriving of signals and counter cycle signals from one sided input signal
US3175100A (en) Transistorized high-speed reversing double-pole-double-throw switching circuit
JP3336105B2 (ja) マルチプレクサ装置
JPH1092190A (ja) 追跡および保持回路
JPH03227119A (ja) Ecl論理回路
SU1359901A1 (ru) Транзисторный переключатель
SU785952A1 (ru) Повторитель
JPH0311037B2 (cs)
SU1020977A1 (ru) Повторитель напр жени
US3531740A (en) Pulse-width modulation circuit
SU1518870A1 (ru) Амплитудный детектор
US3459973A (en) High-speed binary counter
JPH0292044A (ja) 伝送回路
JPH0339942Y2 (cs)
SU1443160A1 (ru) Коммутатор напр жени
SU1647873A1 (ru) Гистерезисное звено
SU884100A1 (ru) Формирователь импульсов
SU1042156A1 (ru) Двухтактный усилитель мощности