CS232178B1 - Zapojení obvodu pro řízení mikroprogramu řadiče pružného disku - Google Patents
Zapojení obvodu pro řízení mikroprogramu řadiče pružného disku Download PDFInfo
- Publication number
- CS232178B1 CS232178B1 CS834166A CS416683A CS232178B1 CS 232178 B1 CS232178 B1 CS 232178B1 CS 834166 A CS834166 A CS 834166A CS 416683 A CS416683 A CS 416683A CS 232178 B1 CS232178 B1 CS 232178B1
- Authority
- CS
- Czechoslovakia
- Prior art keywords
- input
- whose
- output
- code
- disk controller
- Prior art date
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
Vynález se týká řadiče pružného disku. Zapojení řeší způsob rozskoku mikroprogramu podle vstupních kanálových povelů a příslušných stavů výsledného bytu vlastního mikroprogramu před mikroprogramovým rozskokem. Řešením se dosáhla náhrada dovozních obvodů tuzemskými. Možnost použití pouze v daném zapojení řadiče pružného disku.
Description
Zapojení obvodu pro řízehí mikroprogramu řadiče pružného disku se týká příjmu a dekódování řídicích povelů a stavových signálů a podle těchto příkazů se mění běh řídícího mikroprogramu.
Dosavadní zapojení využívají trvale dovozního multiplexního obvodu, kdežto nové obvodové řešení podle vynálezu využívá pouze běžných základních obvodů.
Podstata zapojení obvodu pro řízení mikroprogramu řadiče pružného disku podle vynálezu spočívá v tom, že vstup výběru dekodéru je připojen na první vstup paměti výběru primární instrukce a zároveň na první vstup paměti výběru, jejíž druhý vstup je připojen na vstup maskovacího pole a negovaný výstup je připojen na vstup logického obvodu, jehož druhý vstup je při pojen na negovaný výstup paměti výběru primární instrukce, jejíž vstup je připojen na vstup maskovacího pole a jejíž přímý výstup je připojen na druhý vstup přepínače kódu sběrnice, jehož kódový vstup je připojen na vstup A kódu vstupů a jehož kódový vstup je připojen na vstup B kódu požadavku a jehož výstup je připojen na vstup řadiče mikroprogramu, jehož nulovací vstup je připojen na vstup N nulování a na vstup logického obvodu zábřany, jeho výstup je připojen na vstup přepínače kódu sběrnice, přičemž jeho vstup je připojen na výstup logického o,bvodu.
Novým obvodovým řešením zapojení se umožní mikroprogramový rozskok podle vstupních kanálových povelů a příslušných stavů výsledného bytu vlastního mikroprogramu. Zapojení podle tohoto vynálezu je jednoduché a při použití nedovozních logických obvodů výhodně využívá stavů programu před mikroprogramovým rozskokem.
' 232 178
Jedno z možných provedení zapojení obvodu pro riz»m mikroprogramu řadiče pružného disku podle vynálezu je zobrazeno na připojeném výkresu.
Podle obrázku vstup V výběru dekodéru je připojen na první vstup 12 paměti 1 výběru primární instrukce, na jehož druhý vstup 11 je připojen vstup VM maskovacího pole. Vstup V výběru dekodéru je zároveň připojen na první vstup 22 paměti 2 výběru, na jejíž druhý vstup 21 je připojen vstup KM maskovacího pole. legovaný výstup 23 paměti 2 výběru je pak připojen na vstup 32 logického obvodu 3,« jehož další vstup 31 je připojen na negovaný výstup 14 paměti 1 výběru primární instrukce. Výstup 33 logického obvodu 3 je připojen na vstup 41 logického obvodu £ zábrany, jehož výstup 43 je připojen na vstup 52 přepínače 5 kódu sběrnic, jehož druhý vstup 51 je připojen na přímý výstup paměti 1 výběru primární instrukce. Na kódový vstup 53 přepínače 5 kódu sběrnice je připojen vstup A kódu vstupů a na jeho kódový vstup 54 je připojen vstup B kódu požadavku. Přepínač £ kódu sběrnice přepíná jednu ze dvou kódových kombinací na výstup 55. Tento výstup 55 je připojen na vstup 61 řadiče 6 mikroprogramu, který již provádí potřebné mikroprogramové rozskoky. Druhý nulovací vstup 62 řadiče 6 mikroprogramu je připojen jednak na vstup 42 logického obvodu 4 zábrany a jednak na vstup N nulování, kterým se přepínač 5 kódu sběrnic nastavuje do výchozího stavu.
Signál na vstupu V výběru dekodéru zapíše do dvou pamětí/ a to paměti 2 výběru a paměti JL výběru primární instrukce hodnoty logických úrovní vstupních signálů zapojení/a to ze vstupu VM maskovacího pole a vstupu KM maskovacího pole. Výstupy a 23 těchto pamětí umožňují volbu kódu vstupních požadavků tím, že negace obou pamětí jsou přivedeny na logický obvod £, jehož výstup 33 pak ještě přes další logický obvod 4 zábrany ovlivní výběr vstupních kódových kombinací, které se zapisuji do přepínače 5 kódu sběrnice. Dalším vstupním signálem, který je přímým výstupem paměti 1 výběru primární instrukce je řízen přepínač £ kódu sběrnice. Přepínač £ kódu sběrnice tedy přepíná na výstup 55 buň vstup A kódu vstupů nebo vstup B kódu požadavku. Výstup 55 je přiveden již na řadič 6 mikroprogramu a řídí mikroprogramové rozskoky. Vstup N nulování je pak jednak
232 178 připojen na Logický obvod 4 zábrany a také přímo na vstup řadiče 6 mikroprogramu a zajištuje tím navolení výchozího stavu mikroprogramu·
Obvod podle vynálezu je určen pro řadič pružného disku.
Claims (1)
- PŘEDMĚT VYNÁLEZUZapojení obvodu pro řízení mikroprogramu řadiče pružného disku ,vy značené' t í m , že vstup (V) výběru dekodéru ja připojen na první vstup (12) paměti (1) výběru primární instrukce-a zároveň na první vstup. (22) paměti (2) výběru, jejíž druhý vstup (21) je připojen na vstup (KM) maskovacího pole a negovaný výstup (23) je připojen na vstup (32) logického obvodu (3), jehož druhý vstup (31) je připojen na negovaný výstup (14) paměti (1) výběru primární instrukce, jejíž vstup (11) je připojen na vstup (VM) maskovacího pole a jejíž přímý výstup (13) je připojen na druhý vstup (51) přepínače (5) kódu sběrnice, jehož kódový Vstup (53) je připojen na vstup (A) kódu vstupů a jehož kódový vstup (54) je připojen na vstup (B) tyÓdu po- » žadavku a jehož výstup (55) je připojen na vstup (61) řadiče (6) mikroprogramu, jehož nulovací vstup (62) je připojen na vstup (N) nulování a na vstup (42) logického obvodu (4) zábrany, jeho výstup (43) je připojen na vstup (52) přepínače (5) kódu sběrnice, přičemž jeho vstup (41) je připojen na výstup (33) logického obvodu (3)o
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS834166A CS232178B1 (cs) | 1983-06-09 | 1983-06-09 | Zapojení obvodu pro řízení mikroprogramu řadiče pružného disku |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS834166A CS232178B1 (cs) | 1983-06-09 | 1983-06-09 | Zapojení obvodu pro řízení mikroprogramu řadiče pružného disku |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CS416683A1 CS416683A1 (en) | 1984-05-14 |
| CS232178B1 true CS232178B1 (cs) | 1985-01-16 |
Family
ID=5383776
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CS834166A CS232178B1 (cs) | 1983-06-09 | 1983-06-09 | Zapojení obvodu pro řízení mikroprogramu řadiče pružného disku |
Country Status (1)
| Country | Link |
|---|---|
| CS (1) | CS232178B1 (cs) |
-
1983
- 1983-06-09 CS CS834166A patent/CS232178B1/cs unknown
Also Published As
| Publication number | Publication date |
|---|---|
| CS416683A1 (en) | 1984-05-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1193026A (en) | Variable cycle-time microcomputer | |
| HK66884A (en) | Instruction set modifier register | |
| ES549924A0 (es) | Un controlador de conmutacion | |
| KR900006853A (ko) | 마이크로 프로세서 | |
| CS232178B1 (cs) | Zapojení obvodu pro řízení mikroprogramu řadiče pružného disku | |
| JPH0394303A (ja) | タイミング発生装置 | |
| KR100475267B1 (ko) | 메모리및마이컴 | |
| KR100206680B1 (ko) | 내부 및 외부 메모리 상황을 모니터하기 위한 겸용 터미널을 갖춘 데이타 프로세서 | |
| JPS638493B2 (cs) | ||
| JPS5769329A (en) | Dividing circuit of processor control signal | |
| KR20000046220A (ko) | 가변 에스에프알 어드레스 기능을 갖는 에뮬레이션 마이크로 컨트롤러 | |
| KR19990013307A (ko) | 에뮬레이트 장치 | |
| SU546887A1 (ru) | Многоканальное устройство дл резервировани замещением | |
| JP2615852B2 (ja) | リモートコントローラの表示装置 | |
| JPS57113169A (en) | Microcomputer | |
| SU1661774A1 (ru) | Устройство дл адресации блоков пам ти | |
| JPS5459839A (en) | Information processor | |
| SU1113802A1 (ru) | Микропрограммное устройство управлени | |
| SU1693610A2 (ru) | Устройство дл контрол микропроцессора | |
| SU842965A1 (ru) | Запоминающий элемент | |
| SU913380A1 (ru) | Устройство микропрограммного управления 1 | |
| SU1675898A2 (ru) | Микропроцессорна система | |
| SU1354191A1 (ru) | Микропрограммное устройство управлени | |
| JPS57130148A (en) | Microprogram control system | |
| JPS6083145A (ja) | マイクロコンピユ−タのエミユレ−タにおけるリセツト方式 |