CS231248B1 - Zapojeni nehomogenního systému pro komparační diagnostiku - Google Patents

Abstract

Vynález řeSí materiálovou úsporu při realizaci komparační diagnostiky multimikropočítačového systému pomocí vestavěných komPeríesení se dosahuje náhradou redundatních mikropočítačových podsystémů pomocí simulátorů, jejichž podstata spočívá v předvídání následující adresy po provedení instrukce.

Description

Předmětem vynálezu je zapojení nehomogenního systému pro komparační diagnostiku, které řeší materiálovou úsporu při realizaci komparační diagnostiky multimikropočítačového systému pomocí vestavěných komparátorů.

Důležitým kritériem pro návrh multimikropočítačového systému je zabezpečení jeho autonomní diagnostikovatelnoati. Jednou z metod, které ee v praxi používá, je komparace stavů sběrnic jednotlivých mikropočítačových podsystémů v reálném čase pomocí vestavěných komparátorů. Tato metoda má hlavní výhodu v rychlosti provedeni testu. Mírou diagnoatikovatelnosti systému bývá často označován maximální přípustný počet poruch t, který se může v systému současně vyskytnout při zachování lokalizovatelnosti vSech poruch.

V komparačním zapojení se ukazuje, že je nutný minimální počet srovnávaných podsystémů n_Affl^_n - t+2, počet komparétoru “(^g²)“ ' ^e diagnostika může probíhat v jednom kroku testu tj. bez realizace opravy můžeme lokalizovat vSech t poruch. Dosud používané zapojení komparačního typu vSak neřeší oblast diagnostiky nehomogenních systémů a uvažují komparaci shodných podsystémů. Tím se při návrhu multimikropočítačového systému z hlediska autonomní diagnostlkovatelnostl vylučuje možnost použití například simulátorů místo redundathích podsystémů, což představuje určitou materiálovou úsporu.

Tuto nevýhodu odstraňuje zapojení nehomogenního systému pro komparační diagnostiku, jehož podstata spočívá v tom, že adresní svorka prvního mikropočítačového podsystému je spojena s první svorkou prvního komparétoru a s prvni svorkou třetího komparétoru, adresní svorka druhého mikropočítačového podsystému je spojena s druhou svorkou prvního komparétoru a s prvni svorkou druhého komparétoru, adresní svorka prvního simulátoru je spojena s druhou svorkou druhého komparétoru a s druhou svorkou pátého komparétoru, datová svorka prvního mikropočítačového podsystému je spojena s první svorkou čtvrtého komparétoru, datová svorka druhého mikropočítačového podsystému je spojena s druhou svorkou čtvrtého komparétoru, výstupní svorka žádosti o přerušení prvního mikropočítačového podsystému je spojena se třetí svorkou synchronizétoru, svorka feteh-signálu prvního mikropočítačového podsystému je spojena s druhou svorkou synchronizétoru, výstupní svorka žádosti o přerušení druhého mikropočítačového podsystému je spojena s pátou svorkou synchronizétoru, svorka fetch-signélu druhého mikropočítačového podsystému je spojena s první svorkou synchronizétoru, čtvrtá svorka synchronizétoru je spojena s řídicím vstupem druhého komparátora a s řídicím vstupem třetího komparétoru, šestá svorka synchronizétoru je spojena se vstupní svorkou žádosti o přerušení prvního mikropočítačového podsystému; se vstupní svorkou žádosti o přeražení drahého mikropočítačového podsystému a se vstupní svorkou žádosti o přerušení prvního simulátora, svorka řízení prvního mikropočítačového podsystému je spojena s první svorkou sedmého komparétoru, svorka řízení drahého mikropočítačového podsystému je spojena s drahou svorkou sedmého komparétoru a výstup sedmého komparétoru je spojen se třetí svorkou prvního komparétoru.

Výhodou uvedeného zapojení je určitá materiálová úspora, která spočívá v náhradě redundatního mikropočítačového podsystému funkčně redukovaným simulátorem při zachování autonomní diagnostikovetelnosti systému pra výskyt jedné poruchy. Pomocí komparace datových sběrnic lze určit okamžik neshody a po sejmutí hlášení z komparátorů adresních a řídicích' sběrnic a kódu řízení probíhající operace sé provede další anelýza příčiny vzniku neshody v rámci podsystému. Pro libovolný počet poruch t je možné doplnit systém tolika simulátory, aby byla zajištěna autonomní diagnostikovatelnost.

Na přiloženém výkresu je uvedeno zapojení nehomogenního systému pro komparační diagnostiku podle vynálezu. Adresní svorka 12 prvního mikropočítačového podsystému 1 je spojena s první svorkou 6l prvního komparétoru £, s první svorkou 21 šestého komparétoru 2 a s první svorpkou 141 třetího komparétoru 14. Adresní svorka 21 druhého mikropočítačového podsystému 2 je spojena s drahou svorkou £2 prvního komparétoru £ a a první svorkou 21 druhého komparátora 2« Adresní svorka 31 prvního simulátoru J jo spojena s drahou svorkou 72 druhého komparétoru 2, a první svorkou 81 pátého komparétoru £ a s druhou svorkou 142 třetího komparátoru 1Α· Datová svorka J2 prvního mikropočítačového podsystému i je spojena s první svorkou 150 čtvrtého komparátoru 15· Datová svorka 24 druhého mikropočítačového podsystému 2 je spojena s druhou svorkou 151 čtvrtého komparátoru 15. Výstupní svorka H žádosti o přerušení prvního mikropočítačového podsystému 1 je spojena se třetí svorkou 52 synchron!zátoru 5. Svorka jj, fetch-signálu prvního mikropočítačového podsystému 1 je spojena s druhou svorkou 5i synchronlzátoru 5· Výstupní svorka 22 žádosti o přerušení druhého mikropočítačového podsystému 2 je spojena β pátou svorkou 54 synchronlzátoru 5.

Svorka 21 fetch-signálu druhého mikropočítačového podsystému 2 je spojena s první svorkou 50 synchronlzátoru 5· čtvrtá svorka 53 synchronlzátoru 5 je spojena s řídicím vstupem 70 drihého komparátoru 2, s řídicím vstupem 140 třetího komparátoru 14, s řídicím vstupem 80 pátého komparátoru gas řídicím vstupem 90 šestého komparátoru £.

Šestá svorka 55 synohronizátoru 5 je spojena se vstupní svorkou 10 žádosti o přerušení prvního mikropočítačového podsystému 1, se vstupní svorkou 2fi žádosti o přerušení druhého mikropočítačového podsystému 2> ae vstupní svorkou 20 žádosti o přerušení prvního simulátoru 2 a ae vstupní svorkou ASI žádosti o přerušení druhého simulátoru A· Adresní svorka AI druhého simulátoru A je spojena s druhou svorkou 82 pátého komparátoru gas druhou svorkou 92 šestého komparátoru 5·

Svorka 18 řízení prvního mikropočítačového podsystému 1 je spojena s první svorkou 160 sedmého komparátoru 16. Svorka 2Ž řízení druhého mikropočítačového podsystému 2 je spojena s druhou svorkou 161 sedmého komparátoru 16. Výstup 162 sedmého komparátoru 16 je spojen se třetí svorkou 60 prvního komparátoru £.

V mikropočítačových podsystémech, které jsou funkční, je v diagnostickém režimu současné spuštšn shodný testovací program. Jeho synchronní průběh je komparován prostřednictvím komparátorů £, 2» lá, 12 ⁸ JLŽ pro případ zapojení s t=l. První simulátor 2, který se skládá z čítače počtu instrukcí, z dekodéru míst větvení testovacího programu, a z pamětí návěští testovacího programu, vysílá na adresní svorce 23 očekávanou adresu, tj. plní funkci předvldače následující adresy po provedení jedné instrukce testovacího programu.

žádostí o přerušení, které vzniknou v mikropočítačových podsystémech 1 a 2, jsou zavedené přes svorky 52 a 54 do synchronlzátoru 5 a ne svorce 55 se objeví žádost o přerušení sesynchron!zováné s fetch-signály z mikropočítačových podsystémů 1 a 2» aby se zarušilo akceptování žádosti v rámci stejné instrukce. Na vstupní svorce 3f> způsobí tento signál výběr příslušné adresy z paměti návěští. Komparátory 2 a 14 jsou řízené fetch-signály ze svorky 53 synohronizátoru 5, takže dochází ke komparaci pouze adres instrukcí. První komparátor £ srovnává všechny stavy na adresních sběrnicích a sedmý komparátor j£ srovnává všechny stavy na řídicích sběrnicích a výsledky posílá do prvního komparátoru £.

Výsledky komparací se z výstupů ál, 73 a 143 posílají do stavového dekodéru (není zakreslený), který považujeme spolu se synchronizétorem 5 a s komunikačními sběrnicemi za tvrdé jádro. Ve stavovém dekodéru se určí v případě detekce neshody, zda porucha je v prvním mikropočítačovém podsystému 1, nebo ve druhém mikropočítačovém podsystému 2> nebo v některém komparátoru ž, 2> 14, anebo v prvním simulátoru J. Protože toto diagnostické rozlišení je příliš hrubé, je v systému zabudovaný čtvrtý komparátor 15 a sedmý komparátor 16 pro detekci neshody na datových a řídicích sběrnicích mikropočítačových podsystémů 1 a 2·

Signál z výstupu 152 může být zpracován pro příkaz k záznamu kódu probíhající operace a řídicí sběrnice jednoho z mikropočítačových podsystémů, obecně z podsystému se správným kódem řízení, a hlášení prvního komparátoru 5. Z těchto údajů se po skončení testu určí výměnný modul s poruchou (mikroprocesor, paměl, periferní zařízení).

Komparace řídicích sběrnic je zahrnuta do hlášení prvního komparátoru 2 a signalizuje v případě neshody poruchu v některém z mikroprocesorů. Pokud je nutné uvažovat současně možnost detekce dvou poruch trvalého charakteru t-2, přičemž dojde v průběhu testu alespoň k jedná neshodě mezi těmito poruchami, potom musíme zajistit komparaci ětyř podsystémů pomocí pěti komperátorů. Když nahradíme jeden podsystém simulátorem, pro tři podsystémy potřebujeme tři úplné komparétory adresních, řídicích a datových sběrnic a pro komparaci se simulátorem dve redukované komparétory adresních sbémic.

Při detekci poruchy se mueí zaznamenat kromě edresního syndromu také datový syndrom. Zde mohou nastat tři různé situace při detekci dvou poruch:

a) existuje porucha řízení nebo adresace mikroprocesoru ve dvou podsystémech, potom k lokalizaci mikroprocesorů stačí adresní syndrom;

b) existuje porucha paměti nebo dat mikropreceeoru ve dvou podsystémech, potom kód řízení lze zaznamenat z libovolného podsystému a z tohoto údaje a z datového syndromu se určí paměti nebo mikroprocesory v rámci podsystémů;

c) existuje porucha paměti nebo dat mikroprocesoru v jednom podsystému a porucha řízení nebo adresace mikroprocesoru v druhém podsystému, potom z adresního syndromu lze určit podsystém se správným kódem a z něho a z datového syndromu lokalizovat poruchu v rámci podsystému. Podsystémy s poruchou se určí po skončení testu z adresního syndromu. Výkres popisuje dalěí variantu, která spočívá v náhradě dvou podsystémů prvním simulátorem 3 a druhým simulátorem 4· Hlášení o případné neshodě se předévá z výstupů £3, 23, 83. 23 e 143 opět do stavového dekodéru pro určení místa poruchy. V tomto případě nelze provádět účinnou detekci poruchy prostřednictvím komparace datových, adresních e řídicích sběrnic a diagnostické rozliěení je na úrovni výměnného podsystému, simulátoru nebo komparátoru. Komparétory £, 2, fi, 2» 14» 15. a 16 se testuji například jednotlivě z mikropočítačových podsystémů 1 e 2 při spojených svorkách £l; £2, resp. 21» Ί2, resp. Sl» 82, resp. 21» 22» resp. 141, 142, resp. 150 151. resp. 160_r 161 (není předmětem této přihlášky vynálezu).

Uvedený systém lze znázornit z hlediska diagnostiky grafovým modelem O /Up, U^,

Uqq, Uq_R, Up, C, T, D/, kde Up je množina uzlů odpovídající jednotlivým funkčním modulům u^p /mikroprocesory, paměti, vnějěí zařízení/, U^ je množina uzlů odpovídajících shodným podsystémům, které sestávají z modulů u_iF /makromoduly/, U_cc je množina uzlů UjCC Zpovídajících jednotlivým úplným komparačním modulům /komparétory/, Uq_R je množina uzlů Ujq_R odpovídajících jednotlivým redukovaným komparačním modulům /komparétory/,

Up je množina uzlů u_bP odpovídajících jednotlivým simulačním modulům /simulátory-předvídače/, C je množina hran—j reprezentujících komparace modulů u^_F, u^p respektive ^uiM’ ^ujlí ^r*spektive u^p, Ujp realizované komparátorem u_kcc respektive T je množina hran —> t^j reprezentujících úplný detekční test modulu u^_F respektive u^ respektive u^_p respektive Uj_M realizovaný makromodulem a D je množina hran rz; d₃ j reprezentujících možnost obousměrné resp. jednosměrné stimulace mezi moduly u_iF, u^p, respektive u^, u^p.

K jednotlivým hraném se připisují binární váhy j respektive respektive vi_í _j. Váha j =0, když komparátor nedetekoval neshodu ďo okamžiku vyhodnocení, v opačném případě =1. Váha w?j =0, když test tíj nedetekoval poruchu, v opačném případě =1. Váha Wj j připsaná k hraně--d^ je rovna 0, když v okamžiku detekce poruchy zdrojem stimulu je modul a je rovna*1 v případě, že zdrojem stimulu je modul u^.'

Váhy mají nedefinovanou hodnotu x (0,1), když moduly realizující danou operaci mají poruchu. Uvažujeme pouze poruchy trvalého charakteru a předpokládáme, že v důsledku rychlosti provedení testu nevznikne v průběhu testu porucha. Hodnoty veh se po provedení testu dekódují ve stavovém dekodéru, který považujeme spolu se synchronizátorem a s komunikačními cestami za tvrdé jádro. Zapojení, které je předmětem vynálezu, znázorníme následujícím diagnostickým grafem na úrovni podsystémů:

( ^U6CR) kde

^U5CR komparátor 2 ^U6CR P³⁷⁷¹¹^ komparátor £ ^U7CR ^^est^ kompařátor 2 UgCR d® třetí komparátor 14 u^CR d® P^tý komparátor §.

Zapojení, které je v prvním úrovni funkčních modulů:

bodu předmětu vynálezu znázorníme diagnostickým grafem na

kde u je pamět, 11F ^U-,2K d* mikroprocesor, u^p de přídavné zařízení, u_l4j, je pamět, u^j, je mikroprocesor, u,gp je přídavné zařízení, je úplný komparační modul sestavený z prvního komparátoru i, ze čtvrtého komparátoru Ji a ze sedmého komparátoru Ji·

Za předpokladu, že každá porucha v mikropočítačovém podsystému 1 nebo 2 se projeví v průběhu testu alespoň jednou nesprávnou adresou instrukce, a že každé dvě různé poruchy v komparovaných modulech se projeví alespoň jednou různými odezvami, je systém reprezentovaný prvním grafem sekvenčně diagnostikovatelný pro dvě poruchy t=2 (do každého komparačního modulu musí vstupovat alespoň jedna testovací hrana). Přitom musí vnitřní struktura simulátorů zajiěíovat jejich autonomní funkci.

Vyplývá to z teoretických závěrů modelu, že počet komparovaných modulů = t+2 a počet komparátorů n_Cffiin> ⁼02²) ” ^{1 pro} P^ř*P®^a autonomní stimulace komparovaných modulů. Definujeme diegnoatikovetelnost systému tak, že věechny makromoduly a poruchou /ttff mikropočítačových podsystémů/ jsou identifikovatelná.

Pokud se týká části systému, která je obsažena v prvním bodu předmětu vynálezu, jedné se o systém diegnostlkovetelný pro t-1 /druhý diagnostický graf/. Čtvrtý komparátor 15 detekuje neshody na datových sběrnicích podsystémů a sedmý komparátor 16 detekuje neshody na řídicích sběrnicích podsystémů. Ve stavovém dekodéru musí být zajiětěno uložení stavu výstupu £3 prvního komparátoru £ a kód řízení v okamžiku detekce neshody čtvrtým komparátorem 15.

Obecně musíme zajistit 2t +' 1 komparovaných modulů, z čehož může být t simulátorů.

V okamžiku detekce poruchy se musí uložit i datový syndrom. Pro komparaci je třeba(^¹) úplných komparátorů a redukovaných komparátorů. Rozdíl tohoto zapojení proti zapojení s t+2 komparovanými moduly při stejná úrovni lokalizace spočívá v odstranění předpokladu alespoň jednoho rozdílu v odezvách dvou modulů s poruchou v průběhu testu, přičemž věak t modulů nemusí být plnohodnotnými mikropočítačovými podsystémy.

V případě, ža není zajištěna autonomní činnost simulátoru, například první mikropočítačový podsystém 1 předává do simulátoru informace o mlatech větvení, potom uvedený počet modulů nestačí pro zajištění diagnostikovatelnoati a je třeba 2t + 2 komparovaných modulů pro t-1. V grafu se potom objeví hrana—bdj j označující stimulaci modulu u^p modulem u,y. Fro t £ 2 je zajištěna dlagnostikovateinoat při t+2 komparovaných modulech s jedním simulátorem a při maximálním počtu simulátorů musí být rovněž 2t + 2 komparovaných modulů.

Možnost použití popsaného zapojení je při syntéze multimikropočítačových systémů s ohledem na úsporu materiálu při zachování jejich autonomní diagnostikovatelnoati.

Claims (2)

PŘEDMĚT VYNÁLEZU

1. Zapojení nehomogenního systému pro komparační diagnostiku sestávající z mikropočítačových podsystémů obsahujících mikroprocesor, paměi a přídavné zařízení, ze synchronlzátoru, z komparátorů a ze simulátorů, vyznačující se tím, že adresní svorka (i2) prvního mikropočítačového podsystému (i) je spojena s první svorkou (6l) prvního komparátoru (6) a s první svorkou (141) třetího komparétoru (14), adresní svorka (23) druhého mikropočítačového podsystému (2) je spojena s druhou svorkou (62) prvního komparátoru (6) a s první svorkou (7l) druhého komparátoru (7), adresní svorka (31) prvního simulátoru (3) je spojena s druhou svorkou (72) druhého komparátoru (7) a s druhou svorkou (142) pátého komparátoru (14), datové svorka (17) prvního mikropočítačového podsystému (1) je spojena s první svorkou (150) čtvrtého komparátoru (15), datová svorka (24) druhého mikropočítačového podsystému (2) je spojena a druhou svorkou (151) čtvrtého komparétoru (15), výstupní svorka (11) žádosti o přerušení prvního mikropočítačového podsystému (1) je spojena se třetí svorkou (52) synehronizátoru (5), svorka (13) fetch-signálu prvního mikropočítačového podsystému (i) je spojena s druhou svorkou (51) synehronizátoru (5), výstupní svorka (22) žádosti o přerušení druhého mikropočítačového podsystému (2) je spojena s pátou svorkou (54) synehronizátoru (5), svorka (21) fetch-signálu druhého mikropočítačového podsystému (2) je spojena s první svorkou (50) synchronizátoru (5), čtvrtá svorka (53) synehronizátoru (5) je spojena s řídicím vstupem (70) . druhého komparétoru (7) a s řídicím vstupem (i40) třetího komparátoru (14) a šestá svorka (55) synehronizátoru (5) je spojena se vstupní svorkou (lO) žádosti o přerušeni prvního mikropočítačového podsystému <1), se vstupní svorkou (20) žádosti o přerušení druhého mikropočítačového podsystému (2) a se vstupní svorkou (30) žádosti o přerušení prvního simulátoru (3), svorka (18) řízení prvního mikropočítačového podsystému (,) je spojena s první svorkou (160) sedmého komparétoru (16), svorka (25) řízení druhého mikropočítačového podsystému (2) je spojena s druhou svorkou (,6l) sedmého komparátorů (16) a výstup (162) sedmého kompatéroru (16) je spojen se třetí svorkou (60) prvního komparátorů (6).

2. Zapojení podle bodu 1, vyznačující se tím, že adresní svorka (31) prvního simulátoru (3) je dále spojena s první svorkou (81) pátého komparátorů (8), jehož druhá svorka (82) je spojena s adresní svorkou (4,) druhého simulátoru (4) a s druhou svorkou (92) šestého komparátorů (9), přičemž první svorka (91) Šestého komparátorů (9) je spojena s adresní svorkou (12) prvního mikropočítačového podsystému (i), jehož vstupní svorka (10) žádosti o přerušení je dále spojena se vstupní svorkou (40) žádosti o přerušení druhého simulátoru (4) β čtvrtá svorka (53) synchronizátoru (5) je dále spojena s řídicím vstupem (80) pátého komparátorů (8) a s řídicím vstupem (90) šestého komparátoru (9).