CS231127B1 - Zapojení programovatelného předděliče kmitočtu typu n; (n + 1)/1 - Google Patents
Zapojení programovatelného předděliče kmitočtu typu n; (n + 1)/1 Download PDFInfo
- Publication number
- CS231127B1 CS231127B1 CS829254A CS925482A CS231127B1 CS 231127 B1 CS231127 B1 CS 231127B1 CS 829254 A CS829254 A CS 829254A CS 925482 A CS925482 A CS 925482A CS 231127 B1 CS231127 B1 CS 231127B1
- Authority
- CS
- Czechoslovakia
- Prior art keywords
- input
- output
- electronic switch
- flop
- programmable
- Prior art date
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
Zapojení programovatelného předděliče kmitočtu typu n; (n + 1)/1, který sestává z programovatelného děliče, koicidenčního obvodu, prvního pomocného klopného obvodu, blokovacího obvodu, prvního elektronického přepínače, detektora čísla, třetího elektronického přepínače, druhého pomocného klopného obvodu a z hradla.
Description
Autor vynálezu (54) Zapojení programovatelného předděliče kmitočtu typu n; (n + 1)/1
Zapojení programovatelného předděliče kmitočtu typu n; (n + 1)/1, který sestává z programovatelného děliče, koicidenčního obvodu, prvního pomocného klopného obvodu, blokovacího obvodu, prvního elektronického přepínače, detektora čísla, třetího elektronického přepínače, druhého pomocného klopného obvodu a z hradla.
251 127
231 127
Vynález se týká zapojení programovatelného předděliče kmitočtu typu n; (n+l)/l.
V současné dóbě je na principu děliče kmitočtu s vícenásobnou zpětnou vazbou vyráběn obvod HEF 4751 - univerzální dělič kmitočtUj jehož funkce je podrobně, popsána v práci
Gileseho Versatile LSI Frequency Synthesiser System Elektronic Componets and Application Č.2, 1980. NfcťU VŠakpopsáno detailní řešení programovatelného předděliče typu n; (n+l)/l, to je jeho jednotlivé součásti, ze kterých se skládá. Detailní řešení předděliče není popsáno ani v. katalogových listech
Frequency Synthesiser Integrated Circůits LN 123 - Frequency Synthesiser, LN 124 - Universal Divider leden 1980, ani v technických informacích Usé of LN 123 and LN 124
LOCMOS LSI Devices In Frequency Synthesiser Systems” 1979, a ani v katalogu Digital
Integrated Circuits LOCMOS HE 4000 B Family říjen 1980 (LN 123 a LN 124 jsou vývojová značení obvodů HEF 4750 a HEF 4751). Proto nelze jednoznačně formulovat výhody a nevýhody programovatelného předděliče podle vynálezu.
Zapojení programovatelného předděliče kmitočtu typu n;
(n+l)/l podle vynálezu sestává z programovatelného děliče, koinCidenčního obvodu, prvního pomocného klopného obvodu, blokovacího obvodu, prvního elektronického přepínače, druhého elektronického přepínače, detektoru čísla, třetího elektronického přepínače, druhého pomocného klopného obvodu a z hradla, přičemž vstup f^ programovatelného předděliče kmitočtu je připojen současně na první vstup blokovacího obvodu, první vstup prvního pomocného klopného obvodu, první vstup druhého pomocného klopného obvodu a na první ' -2 231 127 vstup programovatelného děliče, jehož druhý vstup je připojen současně k výstupu prvního pomocného klopného obvodu, k třetímu vstupu prvního elektronického přepínače, prvnímu vstupu druhého elektronického přepínače a k prvnímu vstupu třetího elektronického přepínače, přičemž třetí vstup programovatelného děliče je současně připojen k druhému vstupu blokovacího obvodu, třetímu vstupu prvního pomocného klopného obvodu, třetímu vstupu druhého elektronického přepínače, třetímu vstupu třetího elektronického přepínače, prvnímu vstupu hradla a k výstupu druhého pomocného klopného obvodu, jehož druhý vstup je připojen na výstup třetího elektronického přepínače, který má druhý vstup připojen na druhý vstup druhého elektronického přepínačů, druhý vstup prvního elektronického přepínače, čtvrtý vstup prvního pomocného klopného obvodu a na výstup detektoru číslaj jehož první vstup, druhý vstup, třetí vstup, až n-tý vstup je současně připojen na první datový vstup, na druhý datový vstup, na třetí datový vstup, až na n-tý datový vstup a ns čtvrtý vstup, pátý vstup, na Šestý vstup, až na n-tý vstup programovatelného děliče, jehož první výstup, druhý výstup, třetí výstup, až s-tý výstup je připojen na první vstup, druhý vstup, třetí vstup až na n-tý vstup koincidenčního obvodu, jehož výstup je připojen na druhý vstup prvního pomocného klopného obvodu, přičemž výstup blokovacího obvodu je připojen na první vstup prvního elektronického přepínače, jehož výstup je připojen na výstup fou programovatelného předdšliče kmitočtu, přičemž jeho synchronizační výstup SI je připojen na výstup druhého elektronického přepínače a jeho zpětnovazební vstup ZV^n je připojen na druhý vstup hradla, jehož výstup je připojen na třetí vstup druhého pomocného klopného obvodu.
Zapojení programovatelného předděliče kmitočtu typu nj (i»+l)/l podle vynálezu je na obr. 3. Toto zapojení programovatelného předděliče kmitočtu typu nj (n+l)/l sestává z programovatelného děliče í, koincidenčního obvodu 2, prvního pomocného klopného obvodu χ, blokovacího obvodu 4, prvního elektronického přepínače 2, druhého elektronického přepínače detektoru čísla 2, třetího elektronického přepínače 8, z druhého pomocného klopného obvodu £ a z hradla.10, přičemž vstup programovatelného předděliče kmi3
231 127 toč.tu.l je připojen současně na první vstup 41 blokovacího obvodu na první vstup 31 prvního pomocného klopného obvodu na první vstup 91 druhého pomocného obvodu 2 ® na první vstup 11 programovatelného děliče 1, jehož druhý vstup 12 je připojen současně k výstupu 35 prvního klopného obvodu 2> ke třetímu vstupu 53 prvního elektronickéhe přepínače 5, k prvnímu vstupu 61 druhého elektronického přepínače 6 a k prvnímu vstupu 81 třetího elektronického přepínače 8, přičemž třetí vstup 13 programovatelného děliče 1 je současně připojen k druhému vstupu 42 blokovacího obvodu J., k třetímu vstupu 33 prvního pomocného klopného obvodu k třetímu vstupu 63 druhého elektronického přepínače 6, k třetímu vstupu 83 třetího elektronického přepínače 8, k prvnímu vstupu 101 hradla 10 a k výstupu 94 druhého pomocného klopného obvodu 2t jehož druhý vstup 92 je připojen na výstup 84 třetího elektronického přepínače který má druhý vstup 82 připojen současně na druhý vstup 62 druhého elektronického přepínače 6, na druhý vstup 52 prvního elektronického přepínače 2t na čtvrtý vstup 34 prvního pomocného klopného obvodu } a ne výstup 7n+l detektoru čísla 2, jehož první vstup 71. druhý vstup 72. třetí vstup 73 až n-tý vstup 7n je současně připojen na první datový vstup 1, na druhý datový vstup na třetí datový vstup 2 až n-tý datový vstup n a na čtvrtý vstup 14. na pátý vstup 15« na šestý vstup 16. až na n-tý vstup In programovatelného děliče 1, jehož první výstup ln+k je.připojen na první vstup 21, na druhý vstup 22, na třetí vstup 23, až na n-tý vstup 2n koincidenčního obvodu 2, jehož výstup 2n+l je připojen na druhý vstup 32 prvního pomocného klopného obvodu 2, přičemž výstup 43 blokovacího obvodu Jr je připojen na první vstup 51 prvního elektronického přepínače Jj>, jehož výstup 54 je připojen na výstup £ programovatelného předděliče, přičemž jeho synchronizační výstup SY je připojen na výstup 64 druhého elektronického přepínače \6, a jeho zpětnovazební vstup ZV^n je připojen na druhý vstup 102 hradla 10, jehož výstup 103.ie připojen na třetí vstup 93 druhého pomocného klopného obvodu 2»
Zapojení programovatelného předděliče typu n; (n+l)/l podle vynálezu je nové, dosud nevznikl požadavek na řešení takového předděliče v oblasti řízených děličů kmitočtu. Z dostupných mate- 4 231 127 riálů nebylo možné porovnat výhody předděliče podle vynálezu s předděličem, který je použit v obvodu HEF 4751 výrobcem Philips. Řešení předděliče kmitočtu podle vynálezu (obr. 3) respektuje všechny požadavky vyplývající z použití předděliče v systému univerzálního programovatelného předděliče kmitočtu s vícenásobnou zpětnou vazbou (především maximální mezní kmitočet a možnost nastavení n=l).
Funkce programovatelného předděliče kmitočtu typu nj (n+l)/l bude dále vysvětlena v zapojení programovatelného předděliče podle obr® 1, kde je detailní logická struktura jednotlivých bloků ze zapojení podle obr. 3« Pro snažší vysvětlení funkce předděliče kmitočtu podle obr. 1 jsou na obr. 2a, b, e přiloženy časová diagramy signálů v některých důležitých bodech předděliče kmitočtu. Funkci předděliče kmitočtu podle obr. 1 může se z hlediska nastavení n rozdělit do tří etap: n » 1, n » 2 a n> 2 (max 15)·
a) Nastavení η = 1 detekuje detektor čísla 7 nastavením výstupní v
logické úrovně 'H. Ta zajištuje trvalé nastavení prvního pomocného klopného obvodu 2 do stavu Qj = H> přepnutí prvního elektronického přepínače J5, tak, aby byl umožněn průchod vstupního signálu fin na v^stuP ^ou blokovací obvod 4 a současně přepíná druhý elektronický přepínač 6 tak, aby byl průchodný pro signál z výstupu £9 druhého klopného obvodu jJ. Na obr. 2a jsou idealizované časové průběhy signálů v důležitých bodech programovatelného předděliče podle obr. 1 při nastavení η * 1. Z obr. 2a je vidět, že předdělič kmitočtu mé při logické úrovni L na Vstupu ZV·^ dělicí poměr 1. Při logické úrovni “H má předdělič kmitočtu dělicí poměr 2.
b) Nastavení n » 2 detekuje detektor čísla 2 nastavením výstupní logické úrovně L”. Ta zajišťuje trvalé přepnutí prvního elektronického přepínače tak, že signál £3 prvního pomocného klopného obvodu £ je připojen na výstup £ , pomocný klopný obvod není nastavován, a přepnutí druhého elektronického přepínače 6 tak, aby byl umožněn průchod signálu z výstupu £3 prvního pomocného klopného obvodu J na synchronizační výstup SY. Na obr. 2b jsou
231 127 idealizované Časové průběhy signálů v některých bodech programovatelného předděliče podle obr* 1 při nastavení n=l· Z obr· 2b je vidět, že předdělič mé při logické úrovni L na vstupu ZV^n dělicí poměr 2. Se změnou logické úrovně na H se změní dělicí pomě^předděliče na 3»
c) Při nastavení 2 < n < 15 je funkce obvodu podle obr· 1 stejné jako podle b) (n = 2). Do funkce se navíc automaticky zařazuje programovatelný dělič kmitočtu 1 (16/1 čítá dolů), který zajišíuje požadovanou kapacitu čítače odpovídající nastavenému číslu n z intervalu celých čísel 3 až 15· Na obr· 2c jsou idealizované časové ,průběhy signálů v některých bodech programovatelného předděliče kmitočtu podle obr· 1 při nastavení n « 3« Z obr· 2c je vidět, že předdělič má při logické úrovni L na vstupu Z7^n dělicí poměr £· Změna logické úrovně z L ná H” vyvolá změnu dělicího poměru ze 3 na 4· často není požadováno nastavení n v celém rozsahu celých čísel 1 až 15. V těchto případech lze zapojení podle obr· 1 a 3 zjednodušíte Při požadavku na nastavení pouze η = 1 lze vypustit první pomocný klopný obvod koincidenční obvod 2, programovatelný dělič kmitočtu 1, první, druhý a třetí elektronické přepínače
5.» 6 ®® a detektor čísla 2* Požadavek na nastavení pouze n = 2 umožňuje vypustit blokovací obvod 4, koincidenční obvod 2, programovatelný dělič kmitočtu !, elektronické první, druhý a třetí přepínače 6, 8 a detektor čísla 2« Μαβί-li být n nastavováno v rozsahu celých čísel 3 až 15, pak lze vypustit v obr, 3 blokovací obvod 4, elektronické první, druhý a třetí přepínače 6 a 8 a detektor čísla 2« Z hlediska univerzálnosti, například pro monolitický obvod, je nejvhodnější zapojení podle obr· 1 nebo obr· 3.
Zapojení programovatelného předděliče kmitočtu typu n;
(n+l)/l v součinnosti se zapojením základního modulu programovatelného děliče kmitočtu podle Aq 231126·® se zapojením programovatelného modulu pro vytvoření zlomkového dělicího poměru v univerzálním děliči kmitočtu podle AO 231128 ze sestavit univerzální programovatelný dělič kmitočtu s vícenásobnou zpětnou vazbou·
- 6 231 127
Toto zapojení programovatelného univerzálního děliče kmitočtu umožňuje předřazení několika programovatelných předděličů typu 10; (11)/1 (data v BCD kódu) nebo typu 16 (17)/1 (<ata v binárním kódu). Typ programovatelného předděliče je přitom nezávislý na rozdělení digitu s nejnižší váhou, čemuž odpovídá určitý kmitočtový rastr výstupního signálu syntezétoril. To umožňuje velmi jednoduché programování nejnižšího digitu bez zásahu do programování vyšších digitů. Proto lze systém děliče kmitočtu s vícenásobnou zpětnou vazbou považovat za nejmodernější a současně i za nejuniverzálnějěí y celosvětovém měřítku.
231 127
- 7 *
PŘEDMĚT VYNALEZ U
Claims (1)
- Zapojení programovatelného předděliče kmitočtu typu n; (n+l)/l, vyznačené tím, že sestává z programovatelného děliče (1), koincidenčního obvodu (2), prvního pomocného klopného obvodu (3), blokovacího obvodu (4), prvního elektronického přepínače (5), druhého elektronického přepínače (6), detektoru čísla (7), třetího elektronického přepínače (8), druhého pomocného klopné* ho obvodu (9) a z hradla (10), přičemž vstup programovátel* ného předděliče kmitočtu je připojen současně na první vstup (41) blokovacího obvodu (4), první vstup (31) prvního pomocného klopného obvodu (3), první vstup (91) druhého pomocného klopného obvodu (9) a na první vstup (ll) programovatelného děliče (1)^ jehož druhý vstup je připojen současně k výstupu (35) prvního pomocného klopného obvodu (3), třetímu vstupu. (53) prvního elektronického přepínače (5), prvnímu vstupu (61) druhého elektro* nického přepínače (6) a k prvnímu vstupu (8Í) třetího elektronického přepínače (8), přičemž třetí vstup (13) programovatelného děliče (1) je současně připojen k druhému vstupu (42) blokovacího obvodu (4), třetímu vstupu (33) prvního pomocného klopného obvodu (3), třetímu vstupu (63) druhého elektronického přepínače (6), třetímu vstupu (83) třetího elektronického přepínače (8), prvnímu vstupu (101) hradla (10) a k výstupu (94) druhého pomocného klopného obvodu (9), jehož druhý vstup (92) je připojen na výstup (84) třetího elektronického přepínače (8), který má druhý vstup (82) připojen současně na druhý vstup (62) elektronického přepínače (6), druhý vstup (52) prvního elektronického přepínače (5), čtvrtý vstup (34) prvního pomocného klopného obvodu (3) a na výstup (7n+l) detektoru čísla (7), jehož první vstup (71), druhý vstup (72), třetí vstup (73), až n-tý vstup (7n) je současně připojen na první datový vstup (1), na druhý datový vstup (2), ha třetí datový vstup (2), na třetí datový vstup (3), až na n-tý datový vstup (n) a na čtvrtý vstup (14), pátý vstup (15), na šestý vstup (16), až na n-tý vstup (ln) programovatelného děliče (1), jehož první výstup (ln+1), druhý Výstup (ln+2), třetí výstup- 8 231 127 (ln+3), až s-tý výstup (ln+k) je připojen na první vstup (21), druhý vstup (22), třetí vstup (23) až n-tý vstup (2n) koihcidenčního obvodu (2), jehož výstup (2n+l) je připojen na druhý vstup (32) prvního pomocného klopného obvodu (3), přičemž výstup (43) blokovacího obvodu (4) je připojen na prVní vstup (51) prvního elektronického přepínače (5), jehož výstup (54) je připojen na výstup f programovatelného předděliče kmitočtu, přičemž jeho synchronizační výstup SY je připojen na výstup (64) druhého elektronického přepínače (6) a jeho zpětnovazební vstup ZVin je připojen na druhý vstup (102) hradla (10), jehož výstup (103) je připojen na třetí vstup (93) druhého pomocného klopného obvodu (9) ·4 výkresy231 137 <0SY h‘D Ct «oj 9 $cJLaCEPL π!SlA B C D1§/l a a CL·-j _ ___= L5,4Zl·— aΊ8 kJ ii___ ψ [JOA BCJ>OBR.1231 127
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS829254A CS231127B1 (cs) | 1982-12-16 | 1982-12-16 | Zapojení programovatelného předděliče kmitočtu typu n; (n + 1)/1 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS829254A CS231127B1 (cs) | 1982-12-16 | 1982-12-16 | Zapojení programovatelného předděliče kmitočtu typu n; (n + 1)/1 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CS925482A1 CS925482A1 (en) | 1984-02-13 |
| CS231127B1 true CS231127B1 (cs) | 1984-10-15 |
Family
ID=5443544
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CS829254A CS231127B1 (cs) | 1982-12-16 | 1982-12-16 | Zapojení programovatelného předděliče kmitočtu typu n; (n + 1)/1 |
Country Status (1)
| Country | Link |
|---|---|
| CS (1) | CS231127B1 (cs) |
-
1982
- 1982-12-16 CS CS829254A patent/CS231127B1/cs unknown
Also Published As
| Publication number | Publication date |
|---|---|
| CS925482A1 (en) | 1984-02-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0138760B1 (ko) | 디글리처를 지닌 높은 해상도용 표본 클록 발생기 | |
| EP0044156B1 (en) | Phase-locked loop frequency synthesizer | |
| US10972112B1 (en) | 50%-duty-cycle consecutive integer frequency divider and phase-locked loop circuit | |
| US5389826A (en) | Variable clock dividing circuit | |
| GB2079999A (en) | Digital frequency divider | |
| KR930005352A (ko) | 반도체 집적회로 | |
| US5230013A (en) | PLL-based precision phase shifting at CMOS levels | |
| EP0106499B1 (en) | Shift register delay circuit | |
| US4845727A (en) | Divider circuit | |
| FI88567C (fi) | En generell synkronisk 2N+1 -divisor | |
| US6847241B1 (en) | Delay lock loop using shift register with token bit to select adjacent clock signals | |
| US4575867A (en) | High speed programmable prescaler | |
| US3873815A (en) | Frequency division by an odd integer factor | |
| JPH05268079A (ja) | 周波数合成用回路装置 | |
| JP2845438B2 (ja) | 高速ディジタルｉｃ | |
| US6404839B1 (en) | Selectable clock divider circuit with a 50% duty cycle clock | |
| US5617458A (en) | Clock divider | |
| CS231127B1 (cs) | Zapojení programovatelného předděliče kmitočtu typu n; (n + 1)/1 | |
| JP3536073B2 (ja) | 分周器 | |
| RU2037958C1 (ru) | Делитель частоты | |
| KR101775636B1 (ko) | 주파수 합성기를 구비한 클럭신호 생성 회로 | |
| JP2543514B2 (ja) | タイミング信号発生器 | |
| JPS62264724A (ja) | 単位２進カウンタ、同期式２進カウンタおよび該単位２進カウンタを応用した分周器 | |
| JP2682889B2 (ja) | 可変分周器 | |
| CA1304457C (en) | Narrow range digital clock circuit |