CS228158B1 - Zapofmni pro synchronizaci řídicích integrovaných obvodů impulsně regulovaný zdrojů - Google Patents
Zapofmni pro synchronizaci řídicích integrovaných obvodů impulsně regulovaný zdrojů Download PDFInfo
- Publication number
- CS228158B1 CS228158B1 CS820681A CS820681A CS228158B1 CS 228158 B1 CS228158 B1 CS 228158B1 CS 820681 A CS820681 A CS 820681A CS 820681 A CS820681 A CS 820681A CS 228158 B1 CS228158 B1 CS 228158B1
- Authority
- CS
- Czechoslovakia
- Prior art keywords
- control
- synchronization
- input
- source
- circuit
- Prior art date
Links
- 230000001360 synchronised effect Effects 0.000 description 4
- 238000005192 partition Methods 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Landscapes
- Dc-Dc Converters (AREA)
Description
Vynález ae týká zapojení pro synchronizaci řídicích integrovaných obvodů impulsní regulovaných zdrojů, která umožňuje vzájemnou synchronizaci pracovních frekvencí vítžího počtu zdrojů elektrického napájení e impulsní regulací, jejíchž řídicí část je realizována speciálním integrovaným obvodem.
V níkterých případech, například při paralelním chodu více zdrojů do společná zátiža, je potřeba zajistit synchronní chod pracovních frekvencí míničů jednotlivých zdrojů. To se provádí synchronizací generátorů v jejich řídicích částech. U zdrojů, v nichž Je použito speciálního integrovaného obvodu, není možno jednoduchým způsoben provést vzájemnou synchronizací. K tomu je nutno použít externího synchronizačního generátoru, Jehož opakovači frekvence musí být vždy nižíí, než pracovní frekvence každého zdroje ze skupiny. To vede k nutnosti realizace .externího synchronizačního generátoru. V důsledku toho je pracovní frekvence jednotlivých zdrojů odliíná od pracovní frekvence při paralelním chodu, což komplikuje jejich návrh.
Uvedené nevýhody odstraňuje zapojení pro synchronizaci řídicích integrovaných obvodů impulsní regulovaných zdrojů podle vynálezu, jehož podstatou je, že regulační výstup prvního řídicího integrovaného obvodu je spojen se vstupem prvního monostabilního klopného obvodu, jehož výstup je spojen se vstupem prvního oddílovaeího obvodu, Jehož výstup je spojen se synchronizačním vstupem prvního řídicího integrovaného obvodu a se synchronizačním vývodem řídicí části prvního zdroje, kde regulační výstup druhého řídicího integrovaného obvodu je spojen se vstupem druhého monoetabilního klopného obvodu, jehož výstup je spojen se vstupem druhého oddílovaeího obvodu, jehož výstup je spojen se synchronizačním vstupem druhého řídicího integrovaného obvodu a se synchronizačním vývodem řídicí části druhého zdroje, který je dále spojen se synchronizačním vývodem řídicí části prvního zdroje.
Zapojení podle vynálezu zajišluje jednoduchým způsobem synchronní činnost měničů zdrojů elektrického napájení s.impulsní regulací, jejichž řídicí část je realizována speciálním integrovaným obvodem. Použitím jediná drátová spojky pracují věechny zdroje synchronně a to s frekvencí, odpovídající zdroji s nejnižěí frekvencí. Zapojení nevyžaduje externí synchronizační generátor a frekvence měničů věech zdrojů se liěl od pracovní frekvence v paralelním chodu pouze o úzká tolerance, dané přesností nastavení frekvencí jednotlivých zdrojů.
Princip zapojení podle vynálezu bude popsán pomocí obr. 1 a obr. 2. Na obr. 1 je bloková schéma zapojení pro synchronizaci řídicích Integrovaných obvodů Impulsně regulovaných zdrojů podle vynálezu. Na obr. 2 jsou uvedeny impulsní průběhy v jednotlivých bodech zapojení, označená čísly příslušného vstupu nebo výstupu.
V obr. 1 je regulační výstup 115 prvního řídicího integrovaného obvodu 11 spojen se vstupem 121 prvního monostabilního klopného obvodu 12. Jeho výstup 122 je spojen se vstupem 131 prvního oddělovacího obvodu 13. jehož výstup 132 je spojen se synchronizačním vstupem 109 prvního řídicího integrovaného obvodu 11 a se synchronizačním vývodem 101 řídicí Části £ prvního zdroje. Begulační výstup 215 druhého řídicího integrovaného obvodu 21 je spojen se vstupem 221 druhého monostabilního klopného obvodu 22.
Jeho výstup 222 je spojen se vstupem 231 druhého oddělovacího obvodu 23. Jeho výstup 232 je spojen ae synchronizačním vstupem 209 druhého řídicího integrovaného obvodu 21 a se synchronizačním vývodem 201 řídicí části £ druhého zdroje. len je dále spojen se synchronizačním vývodem 101 řídicí části £ prvního zdrpje.
Řídicí integrovaný obvod má regulační výstup, kde ěířka impulsů je ve smyslu záporné zpětné vazby nepřímo úměrná výstupnímu napětí zdroje. Obvod je možno externě synchronizovat přes TTL kompatibilní synchronizační vstup, přičemž externí synchronizační frekvence musí být vždy nižěí než vnitřní opakovači frekvence řídicího integrovaného obvodu, určená externě připojenými čaaovacími prvky, K vlastní synchronizaci dochází při přechodu z úrovně logická auly do úrovně logická jedničky.
Obr. 1 ukazuje uspořádání pro vzájemnou synchronizaci dvou zdrojů elektrického napájení a impulsní regulací. Pracuja-li každý zdroj samostatně, jsou na regulačním výstupu 115 prvního řídicího integrovaného obvodu 11 impulsy, jejichž počáteční hrana apouětí první monoatabllnl klopný obvod 12. Na jeho výstupu 122 se vytváří impulsy vhodná šířky, která jsou zpracovány v prvním oddělovacím obvodu 13.
len je realizován například jako spínač s otevřeným kolektorem a zejiěluje i vhodné nepilová úrovně na synchronizačním vývodu 101 řídicí části £ prvního zdroje. Přitom zavedení takto vzniklých impulsů na synchronizační vstup 109 prvního řídicího integrovaného obvodu 11 nemá vliv na funkci řídicí části £ prvního zdroje.
Zcele analogicky pracuje i řídicí část £ druhého zdroje.
Při propojení řídicích částí £ í obou zdrojů přes příslušná synchronizační vývody 101. a 201 dojde k vzájemnému saaynchronisování pracovních frekvencí obou zdrojů. Přitom výsledná pracovní frekvence js určena tím zdrojem, jehož řídicí část má nižěí opakovači frakvsncl. Qbr. 2 js kreslen pro případ, že pracovní frekvence prvního zdroje je nižěí, než pracovní frekvence druhého zdroje.
Potom řídicí část £ prvního zdroje vytváří v daná peřiodš regulační impuls vždy jako první. Teprve po skončení časováni prvního monostabilního klopného obvodu 12 Je prostřednictvím synchronizačního vstupu 209 druhého integrovaného obvodu 21 spuštěna tvorba regulačního impulsu řídicí čáati £ druhého zdroje.
22Θ158
Zlato způsob·· je možno provádít synchronizaci 1 většího počtu zdrojů při propojení víech synchronizačních vývodů. Přitom musí platit, že součet Šířek výstupních impulsů monostabllnich klopných obvodů u vSech zdrojů musí být menSl, než výsledná opakovači periodt šířka impulsu m výstupu monostabllního klopného obvodu zároveň určuje Šířku synchronizačního pásma, tedy maximální odchylku opakovačích period dvou zdrojů, při které jeStg dojde k jejich soaynchroniaování.
Zapojení podle vy***!·*** řaíí jednoduchým způsobem vzájemnou synchronizaci pracovních frekvencí zdrojů elektrického napájení s impulsní regulací, jejich! řídicí část je realizována speciálním integrovaným obvodem. Obvodu podle vynálezu nůie být použito například pro synchronizaci zdrojů pracujících paralelné do společné zátíže.
Claims (1)
- Zapojení pro synchronizaci řídicích integrovaných obvodů impulsní regulovaných zdrojů, vyznačené tím, iíe regulační výstup <115) prvního řídicího Integrovaného obvodu (11) je spojon se vstupem (121) prvního monostabllního klopného obvodu (12), jehož výstup (112) jo spojon so vstupem (131) prvního oddélovaclho obvodu (13), jehož výstup (132) je spojen jednak sa synchronizačním vstupem (109) prvního řídicího integrovaného obvodu (11) a jednak se synchronizačním vývodem (101) řídicí části (1) prvního zdroje, kde regulační výstup (215) druhého řídicího integrovaného obvodu (21) je spojen se vstupem (221) druhého monostabllního klopného obvodu (22), jehož výstup (222) je spojen se vstupem (231) druhého oddSlovacího obvodu (23), jehož výstup (232) je spojen se synchronizačním vstupem (209) druhého řídicího integrovaného obvodu (21) a se synchronizačním vývodem (201) řídicí části (2) druhého zdroje, který je dále spojen se synchronizačním vývodem (101) řídicí části (1) prvního zdroje.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CS820681A CS228158B1 (cs) | 1981-11-06 | 1981-11-06 | Zapofmni pro synchronizaci řídicích integrovaných obvodů impulsně regulovaný zdrojů |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CS820681A CS228158B1 (cs) | 1981-11-06 | 1981-11-06 | Zapofmni pro synchronizaci řídicích integrovaných obvodů impulsně regulovaný zdrojů |
Publications (1)
Publication Number | Publication Date |
---|---|
CS228158B1 true CS228158B1 (cs) | 1984-05-14 |
Family
ID=5432322
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CS820681A CS228158B1 (cs) | 1981-11-06 | 1981-11-06 | Zapofmni pro synchronizaci řídicích integrovaných obvodů impulsně regulovaný zdrojů |
Country Status (1)
Country | Link |
---|---|
CS (1) | CS228158B1 (cs) |
-
1981
- 1981-11-06 CS CS820681A patent/CS228158B1/cs unknown
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR900008178B1 (ko) | 위상동기 시스템 | |
KR970031357A (ko) | 소수배 시스템에 있어서 클록 동기 체계(clock synchronization scheme for fractional multiplication systems) | |
EP0270191A2 (en) | Divider circuit | |
EP0401865A2 (en) | Correlated sliver latch | |
EP0313337B1 (en) | Timing controller for high-speed digital integrated circuit | |
CS228158B1 (cs) | Zapofmni pro synchronizaci řídicích integrovaných obvodů impulsně regulovaný zdrojů | |
US4429233A (en) | Synchronizing circuit for use in paralleled high frequency power supplies | |
KR0140303B1 (ko) | 무선기지국의 디 채널 동작상태 표시회로 | |
JP2698572B2 (ja) | 分周回路 | |
KR100455340B1 (ko) | 동기신호 발생장치 | |
KR200178427Y1 (ko) | 스테이트 머신 버스 제어장치 | |
Chuang et al. | Multiple-input change asynchronous machines using controlled excitation and flip-flops | |
CS274314B1 (en) | Connection for synchronization at least of two pulse-regulated sources | |
SU746943A1 (ru) | Делитель частоты импульсов на 10 | |
US5422923A (en) | Programmable time-interval generator | |
KR0186058B1 (ko) | 동기식 클럭 발생회로 | |
KR100232498B1 (ko) | 발광 다이오드 구동 펄스 지속 시간 연장 장치 | |
SU683020A1 (ru) | Устройство дл управлени тиристором | |
JPH0256855B2 (cs) | ||
JPH0228707A (ja) | クロック供給方式 | |
KR100198417B1 (ko) | Dcs 동기식 시스템에서의 수신용 프레임 동기 클럭 발생 회로 | |
JP2745775B2 (ja) | 同期動作適合測定装置 | |
JPH03125206A (ja) | 論理集積回路 | |
CS263623B1 (cs) | Zapojenf tvarovacího obvodu | |
CS217921B1 (cs) | Zapojeni pro generování synchronizačních impulsů |