CS226846B1 - Top zero counter - Google Patents

Description

226 846 (11) popis vynálezu

REPUBLIKA ”” K AUTORSKÉMU OSVĚDČENÍ

(61) (23) Výstavní priorita (22) Přihlášeno 09 02 83 (21) PV 878-83 (51) Int Cl? o 06 » 9/30

ÚŘAD PRO VYNÁLEZY

A OBJEVY (40) Zveřejněno 26 08 83(45) Vydáno 01 09 g5 (75)

Autor vynálezu gyfD jjftf ing>t PRAHA (54) čítač herních nul předmětem vynálezu je čítač herníoh nul, zakódovaných v dekadickém, eventuálněhexadecimálním tvaru, obsažených ve výsledků operace ve slabikové operační jednotceprocesorů sameěinnýeh počítačů.

Určení počtu dekadiokýoh, eventuálně hexadecimálních nul zleva před prvním neaulevýmznakem bývá obvykle prováděno pomocí posuvu výsledku doleva při současném testovánínulovosti čtyř nejvyššíoh binárních řádů· nevýhodou tohoto postupu je skutečnost, že seprovádí až po ukončení oelé operace na hotovém výsledku a vyžaduje také další operačníčas.

Tyto nevýhody odstraňuje čítač horních nul podle vynálezu, který je uspořádán tak,že horní výstup slabikové operační jednotky je připojen na vstup horního dekodéru nulo-vosti a dolní výstup slabikové operační jednotky je připojen na vstup dolního dekodérunulovosti· Výstup herního dekodéru nulovosti je připojen na horní vstup ovládacíhodekodéru a výstup dolního dekodéru nulovosti je připojen na dolní vstup ovládaoíhodekodéru, na jehož synchronisační vstup je připojen synchronisační vstup celého zapojení.Nastavovací výstup ovládaoího dekodéru je propojen na druhý vstup obvodu logického souč-tu a na nastavovací vstup paměti nejnižSího řádu čítače homíoh nul. Nulovací výstupovládaoího dekodéru je připojen na první vstup obvodu logiokého součtu a na nulovacívstup paměti nejnižSího řádu čítače horních nul· Výstup obvodu logiokého součtu je 226846 226846 2 připojen na nulovaoí vstup registru vyšších řádů čítače horníoh nul. Hodinový výstupovládacího dekodéru Je připojen na hodinový vstup paměti nejnižšího řádu čítače homíohnul a na hodinový vstup registru vyěšíoh řádů čítače horníoh nul. Výstup paměti noj-nižšího řádu čítače horních nul Je připojen na řádově nejnižší vstup prvního operandusčítačky a zároveň Je řádově nejnižším výstupem oeláhe zapojení. Výstup registru vyššíohřádů čítače herníoh nul Je napojen na řádově vyěší vstup prvního operandu sčítačky aJe také řádově vyšším výstupem oelého zapojení. Výstup generátoru konstanty Jo připojenna vstup druhého operandu sčítačky, fiádově nejnižší výstup sčítačky Je připojen na dato-vý vstup paměti nejniššlho řádu čítače horníoh nul a řádově vyšší výstup sčítačky Jopřipojen na datový vstup registru vyššíoh řádů čítače horníoh nul. Výhody použití čítače homíoh nul při dekadlokýoh operacích, eventuálně při opera-cích se znaky v hexadecimálním vyjádření spočívají v tom, že čítání se uskutečňujobezprostředně při provedení operaoe na části pole proměnné délky, bez dodatečné časovéztráty.

Jedno z možnýoh provedení vynálezu je znázorněno na připojeném výkrese.

Horní výstup 100 slabikové operační jednotky 10 je připojen na vstup horního deko-déru 11 nulovosti a dolní výstup 101 slabikové operační jednotky 1£ Jo připojen navstup dolního dekodéru 12 nulovosti. Výstup 111 horního dekodéru 11 nulovosti je připo-jen na horní vstup ovládaoího dekodéru 13 a výstup 121 dolního dekodéru 12 nulovostije připojen na dolní vstup ovládaoího dekodéru 13. na jehož synchronizační vstup 130je připojen synohronisační vstup i oelého zapojení. Nastavovací výstup 131 ovládaoíhodekodéru 13 je propojen na druhý vstup obvodu 14 logiokého součtu a na nastavovaoí vstuppaměti 17 nejnižšího řádu čítače homíoh nul. Nulovaoí výstup 132 ovládaoího dekodéru13 je připojen na první vstup obvodu 14 logiokého součtu a na nulovaoí vstup paměti17 nejnižšího řádu čítače homíoh nul. Výstup 141 obvodu 14 logiokého součtu je připo-jen na nulovaoí vstup registru 18 vyšších řádů čítače homíoh nul. Hodinový výstup 133ovládaoího dekodéru 13. Je připojen na hodinový vstup paměti 17 nejnižšího řádu čítačehomíoh nul a na hodinový vstup registru 18 vyššíoh řádů čítače homíoh nul. Výstup171 paměti 17 nejnižšího řádu čítače homíoh aul je připojen na řádově nejnižší vstupprvního operandu sčítačky 15 a zároveň je řádově nejnižším výstupem 2 oelého zapojení.Výstup 181 registru 18 vyššíoh řádů čítače homíoh nul je napojen na řádově vyšší vstupprvního operandu sčítačky 15 a je také řádově vyšším výstupem 2 oelého zapojení. Výstup161 generátoru 16 konstanty je připojen na vstup druhého operandu sčítačky 15. fiádevěnejnižší výstup 151 sčítačky 15 je připojen na datový vstup paměti 17 nejnižšího řádučítače homíoh nul a řádově vyšší výstup 152 sčítačky 15 je připojea na datový vstupregistru 18 vyššíoh řádů čítače homíoh nul. Čítač řádově homíoh nul slouží v procesoru samočinného počítače v návaznosti naslabikovou operační jednotku ke zjišíováaí počtu dekadlokýoh eventuálně hezadeoimálníohnul zleva před nenulovou číslicí při práoi s polem dat proměnné délky. Čítání se usku-tečňuje bezprostředně při provádění operací na částeoh pole dat o šířce jedné slabiky. Výstup ze slabikové operační jednotky o šířoe jedné slabiky, to jest 8 bitů

Claims (3)

3 226846 obsahuje dra znaky, tj. číslice, po čtyřech bitech v dekadickém eventuálně hexadecimál-ním tvaru, Sádově vyšší číelioe vy«tupuje z horního výstupu 100 a řádově nižší číslicez dolního výstupu 101 slabikové operační jednotky 10. Nulovost obou číslic je zjišťo-vána v hornin a dolním dekodéru 11. 12 nulovosti. Informace o nulovosti jsou zpracoványv ovládacím dekodéru 1?. který pracuje podle následujícího předpisu, H - řádové vyšší číelioe D - řádové nižší číslice

1. Paměť 17 nejnižšlho řádu se přímým působením nulovaoího vstupu nastaví do 0 a takéregistr 18 vyšších řádů čítače nul se nastaví působením mulovacího vstupu 181 do nul.Na výstupu čítače homíoh nul bude stav 00, , . 00.

1. Je-li H + 0 je NU10VACÍ VÝSTUP 132 . 1

2. Paměť 17 nejnlžšího řádu se přímým působením nastavovacího vstupu nastaví do stavu1, registr 18 vyšších řádů se přes logický součet 14 nastaví do nul. Na výstupu čítačehorních nul bude stav 00, . . 01.

2. Je-li H « 0 a D i 0, je NASTAVOVACÍ VÝSTUP 131 - 1

3. Je-li a - 0 a D - 0, je HODINOVÝ VÝSTUP 133 - 1 Jednotlivé výstupy 131. 132. 133 ovládacího dekodéru 13 jsou časovány synchronisačním vstupem 130. činnost čítače horních nul v jednotlivýoh případech je tatot

3. Výstupy z jednotlivýoh řádů paměti čítače horních nul se přivedou na vstup prvníhooperandu sčítačky, přičemž na vstup druhého operandu přichází binární konstanta 00 ,. 10 · Sčítačka tak provede přičtení čísla 2 k původnímu obsahu čítače horníchnul. Výsledek je pomocí hodinových vstupů zaznamenán do paměti 17 nejnižšlho řádua do registru 18 vyššíoh řádů čítače horních nul. Výstupy 2 a 2 čítače horních nul jsou při další činnosti procesoru zpracovány v arit-metických obvodech. Využití vynálezu se předpokládá především v procesorech samočinných počítačů. t Se db 2τ vynálezu Čítač horních nul, vyznačující se tím, že horní výstup (100) slabikové operačníjednotky (10) je připojen na vstup dolního dekodéru (12) nulovosti, přičemž výstup (111) horního dekodéru (11) nulovosti je připojen na horní vstup ovládacího dekodéru (13) a výstup (lěl) dolního dekodéru (12) nulovosti je připojen na dolní vstup ovlá-daoího dekodéru (13), na jehož synohronisační vstup (130) je připojen synohronisačnívstup (1) celého zapojení, zatím oo nastavovací výstup (131) ovládaoího dekodéru (13) j· propojen na druhý vstup obvodu (14) logického součtu a na nastavovací vstuppaméti (17) nejnižšlho řádu čítače horních nul a nulovaoí výstup (132) ovládacíhodekodéru (13) je připojen na první vstup obvodu (14) logického součtu a na nulovaoívstup paměti (17) nejnižšlho řádu čítače horníoh nul, přičemž výstup (141) obvodu (14) £26840 4 logiokéhe seučtu je připojen na aulovaoí vstup registru (18) vyééíoh řádů čítače horníchnul, přitom hodinový výstup (133) ovládacího dekodéru (13) jo připojen na hodinový vstuppamétl (17) nejnlžéího řádu čítače horníoh aul a na hodinový vstup registru (18) vyššíohřádů čítače horních aul, přičemž výstup (171) pamčtl (17) nejnižiího řádu čítače horníohnul je připojen na řádové nSjáižéí vstup prvního operandu sčítačky (13) · je zároveňřádové nejnižéím výstupem (2) celého zapojení, zatím oo výstup (181) registru (18)vyééíoh řádů čítače hemíoh nul je napojon na řádové vyééí vstup prvního operandu sčí-tačky (13) a je také řádové vyšším výstup$a<(3) celého zapojení a přitom výstup (161)generátoru (16) konstanty je připojen na vstup druhého operandu sčítačky (13), zatímoo řádové nejnižií výstup (131) sčítačky (13) je připojen na datový vstup pamétl (17)nejnlžéího řádu čítače horníoh nul, přičemž řádové Vyééí výstup (152) sčítačky (15)je připojen na datový vstup registru (18) vyééíoh řádů čítače horníoh nul· 1 výkres