CS225362B1 - Exposition of figures on integrated circuit masks - Google Patents

Exposition of figures on integrated circuit masks Download PDF

Info

Publication number
CS225362B1
CS225362B1 CS51882A CS51882A CS225362B1 CS 225362 B1 CS225362 B1 CS 225362B1 CS 51882 A CS51882 A CS 51882A CS 51882 A CS51882 A CS 51882A CS 225362 B1 CS225362 B1 CS 225362B1
Authority
CS
Czechoslovakia
Prior art keywords
mask
exposed
pattern
axes
rectangles
Prior art date
Application number
CS51882A
Other languages
English (en)
Slovak (sk)
Inventor
Katarina Rndr Kostolanska
Igor Ing Pleskov
Original Assignee
Katarina Rndr Kostolanska
Igor Ing Pleskov
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Katarina Rndr Kostolanska, Igor Ing Pleskov filed Critical Katarina Rndr Kostolanska
Priority to CS51882A priority Critical patent/CS225362B1/cs
Publication of CS225362B1 publication Critical patent/CS225362B1/cs

Links

Landscapes

  • Electron Beam Exposure (AREA)

Description

ČESKOSLOVENSKASOCI A LI S TI C KÁREPUBLIKA (19) POPIS VYNÁLEZU K AUTORSKÉMU OSVEDČENIU 225362 (11) (Bl) i (23) Výstavná priorita(22) Přihlášené 26 01 82(21) PV 518-82 (40) Zverejnené 24 06 83 (51) Int. Cl.3 H 01 L 21/00 ÚŘAD PRO VYNÁLEZY A OBJEVY (45) Vydané 30 06 85 (75)
Autor vynálezu KOSTOLANSKÁ KATARÍNA RNDr., PLESKO IGOR ing., BRATISLAVA (54) Sposob exponovania obrazcov na maskách integrovaných obvodov
Vynález sa týká spósobu exponovaniaobrazcov na maskách integrovaných obvo-dov, pričom rieši optimalizáciu riadenia ge-nerátora obrazcov a elektronového litografu.
Morfológia integrovaných obvodov navrh-nutých grafickou metodou je vyjádřená v ob-rysovej reprezentácii, t. j. každý obrazec namaske integrovaného obvodu je definovanýsvojim obrysom. Pri exponovaní pozitívnychmasiek na generátore obrazcov alebo elek-trónovom litografe je celá plocha ohraničenáobrysom postupné exponovaná cez štrbinUobdížnikového tvaru a pri exponovaní nega-tivných masiek je postupné exponovanáplocha medzi obrazcami. Poloha, rozmérya natočenie osi štrbiny sú ovládané pro-stredníctvom riadiaceho počítača generátoruobrazcov alebo elektronového litografu. Do-teraz používané sposoby sú zamerané predo-všetkým na minimalizáciu počtu expozícií,pričom vo všeobecnosti je vždy jedna stranaexponovaného obdížnika stotožnená s častouobrysu obrazca. Výška exponovaného obdíž-nika je přitom vypočítaná tak, aby celý ob-dížnik ležal vo vnútornej ploché obrysu.Nevýhodou u doteraz používaných sposobovje predovšetkým rozměrová roznorodosťexponovaných obdížníkov, negativné ovplyv-ňujúca celková dobu exponovania masiek na generátore obrazcov. Obrazce obsahujúceostré vnútorné uhly nie sú týmto spósobomexponovatelné. Niektoré typy neortogonál-nych obrazcov nie je možné úplné pokrytexponovanými obdížníkmi. Exponované plo-chy sa viacnásobne pokrývajú, čo vylučujeaplikáciu týchto postupov v elektrónovejlitografii. Doteraz používané sposoby majúvel'ké nároky na operačnú pamať a strojovýčas počítača, a preto sú implementované lenna velkých počítačoch.
Uvedené nevýhody v podstatnej miere od-straňuje sposob exponovania obrazcov namaskách integrovaných obvodov podlá vy-nálezu, ktorého podstata spočívá v tom, žejeden rozměr štrbiny je konštantný pri na-točení z jej základnej polohy.
Sposob exponovania obrazcov na maskáchintegrovaných obvodov podlá vynálezuumožňuje spolahlivo exponovat všetky druhyobrysovo zadaných obrazcov, pričom máuniverzálně použitie ako v elektrónovej lito-grafii, tak i pri exponovaní masiek generá-tormi obrazcov. Skrátenie doby exponovaniamasiek o 20 až 40 % zvýši produktivitu ge-nerátore obrazcov a umožní generovat maskyVLSI obvodov. Ďalšou přednostou je zjedno-dušenie konštrukcie obdížníkov a predtriede-nie vygenerovaných obdížníkov do dvoch 225362

Claims (1)

  1. 2 skupin, čím sa urýchli a zjednoduší celýpostup natolko, že je realizovatelný na mini-počítači. Na priloženom výkrese je na obr. 1 obryso-vá reprezentácia dvoch obrazcov na maskeintegrovaného obvodu. Na obr. 2 je plnoučiarou vyznačená poloha obdížnika s osamiroznobežnými s osami súradnicového systé-mu masky v obrazci při exponovaní na pozi-tívnej maske. Na obr. 3 je plnou čiarou vy-značená poloha obdížnika s osami róznobež-nými s osami súradnicového systému maskyv obrazci pri exponovaní negatívnej masky.Na obr. 4 je náhradný ortogonálny obrysobrazce pri exponovaní generátorom obraz-cov na pozitívnej maske. Na obr. 5 je náhrad-ný ortogonálny obrys obrazca pri exponovanína negatívnej maske. Na obr. 6 je náhradnýortogonálny obrys obrazca pri exponovaníelektrónovým litografom na pozitívnej mas-ke. Na obr. 7 je náhradný ortogonálny obrysobrazca pri exponovaní elektrónovým lito-grafom na negatívnej maske. Na obr. 8sú znázorněné plochy exponované elektró-novým litografom na pozitívnej maske. Naobr. 9 sú znázorněné plochy exponova-né elektrónovým litografom na negatívnejmaske. Na obr. 10 sú znázorněné plochyexponované generátorom obrazcov na pozi-tívnej maske. Pri spósobe podlá vynálezu sú z obrysovejreprezentácie 1 obrazcov na maskách inte-grovaných obvodov generované obdížnikyv dvoch etapách. V prvej etape sú genero-vané obdížniky s osiami štrbiny 15 natoče-nými voči osiam masky 12. Na všetkých hra-nách obrysu obrazcov róznobežných s osiami12 sú zostrojené obdížniky tak, že hrana ob-rysu 16 róznobežná s osiami masky tvoří jednu stranu obdížnika a výška obdížnika 13,14 je konštantná. Pri exponovaní pozitívnejmasky je obdížnik 2, 8 vygenerovaný na vnú-tornú stranu od hrany obrazca a pri expo-novaní negatívnej masky je obdížnik 3, 9vygenerovaný na vonkajšiu stranu. Pre riade-nie generátore obrazcov je konštantná výškaobdlžnikov 13 daná minimálnou vnútornouvzdialenosťou obrazcov masky vyplývajúcouz návrhářských pravidiel. Vygenerované ob-dížniky 2 sú exponované generátorom obraz-cov ako obdížniky 19. Pri ostrom vnútornomuhle vznikne porušenie obrysu 20, ktoré jemožné eliminovat nastavením konštantnejvýšky obdížnika podlá minimálneho rozměruštrbiny, Pre riadenie elektronového litografuje konštantná výška obdlžnikov 14 daná celo-číselným násobkom minimálneho rozměruštrbiny alebo priemeru elektronového lúča,pričom je vlastně exponovanie vygenerova-ných obdlžnikov 10, 11 s osiami natočenýmivoči osiam masky 12 potlačené. V druhej eta-pe sú generované obdížniky s osiami v zá-kladnej polohe. Vytvořený je náhradný orto-gonálny obrys, pri exponovaní pozitívnejmasky vpísaný 4 do póvodného obrysu ob-razca 1 a pri exponovaní negatívnej maskyopísaný 5 okolo póvodného obrysu 1. V ná-hradnom ortogonálnom obryse sú hranyróznobežné s osiami masky interpolovanéortogonálnou lomenou čiarou 6, 8 pri expo-novaní pozitívnej masky a 7, 9 pri exponovanínegatívnej masky tak, aby celá lomená čiaraležala vo vnútri zodpovedajúcich obdlžnikov2, 3, 10, 11 vygenerovaných v prvej etape.Z náhradného ortogonálneho obrysu 4, 5 súvygenerované a exponované obdížniky 17elektrónovým litografom, resp. 18 generáto-rom obrazcov podlá běžných postupov. PREDMET Spósob exponovania obrazcov na maskáchintegrovaných obvodov generátorom obraz-cov a elektrónovým litografom s nastavitel-nou polohou, rozmermi a sklonom osi štrbinyobdlžnikového tvaru postupným exponova- VYNÁLEZU ním plochy masky s osiami štrbiny v základ-nej polohe rovnoběžnými s osiami maskyvyznačujúci sa tým, že jeden rozměr štrbinyje konštantný pri natočení osi z jej základnejpolohy. 1 výkres
CS51882A 1982-01-26 1982-01-26 Exposition of figures on integrated circuit masks CS225362B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CS51882A CS225362B1 (en) 1982-01-26 1982-01-26 Exposition of figures on integrated circuit masks

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CS51882A CS225362B1 (en) 1982-01-26 1982-01-26 Exposition of figures on integrated circuit masks

Publications (1)

Publication Number Publication Date
CS225362B1 true CS225362B1 (en) 1984-02-13

Family

ID=5337394

Family Applications (1)

Application Number Title Priority Date Filing Date
CS51882A CS225362B1 (en) 1982-01-26 1982-01-26 Exposition of figures on integrated circuit masks

Country Status (1)

Country Link
CS (1) CS225362B1 (cs)

Similar Documents

Publication Publication Date Title
JP3119217B2 (ja) フォトマスクおよびフォトマスクを使用した露光方法
US6249597B1 (en) Method of correcting mask pattern and mask, method of exposure, apparatus thereof, and photomask and semiconductor device using the same
US5208124A (en) Method of making a mask for proximity effect correction in projection lithography
US7910266B2 (en) Pattern forming method and mask
DE60216794T2 (de) Verfahren zur erzeugung elliptischer und abgerundeter muster mittels strahlformung
US20060200790A1 (en) Model-based SRAF insertion
KR19990066869A (ko) 패턴 결정 방법 및 노광 장치에 이용되는 개구
JPH031522A (ja) レジストパターン形成法
JP2008191364A (ja) マスクパターンの設計方法
JP2004128108A (ja) 投影露光装置のアパーチャ形状の最適化方法
CS225362B1 (en) Exposition of figures on integrated circuit masks
JPH0547626A (ja) 像投影方法及びそれを用いた半導体デバイスの製造方法
US8927198B2 (en) Method to print contact holes at high resolution
JP2998661B2 (ja) フォトマスク及び半導体装置のパターン形成方法
US6977133B2 (en) Photomask and pattern forming method
JP2000047365A (ja) 光近接効果補正マスクの製造方法
KR100273234B1 (ko) 포토리소그래피장치
KR100960450B1 (ko) 노광장치용 광원의 형상화 방법
JPS6229893B2 (cs)
JPS5928982B2 (ja) 焼付装置
JP2805622B2 (ja) パターン形成方法
JPH05198479A (ja) レジストパターンの形成方法
JPH04267537A (ja) 露光方法及び半導体素子の製造方法
JP2000267256A (ja) マスク描画装置とその描画方法
KR19980072887A (ko) 반도체 제조용 노광장치