CS223632B1 - Zapojení pro vyhodnocování dvojice fázově posunutých logických signálů - Google Patents

Abstract

Vynález se týká oboru automatizace a řízení. Problém vynálezem řešený je zjednodušení zapojení a vyloučení možnosti vzniku hazardních stavů. Podstatou vynálezu je zapojení vytvořené ze« dvou posuvných registrů, jejichž oba první vstupy jsou zároveň vstupy zapojení. Dále je zapojení vytvořeno dvěma logickými obvody typu nonekvivalence, jedním dekodérem a vyhodnocovacím zařízením. Zapojení má vstup pro hodinové impulsy. Vynálezu lze zejména využít při konstrukci servomechanismů, a to pro zjišťování a řízení směru rotačního pohybu, posuvného pohybu atd. Kromě toho je vynález využitelný všude tam, kde jde o vyhodnocení dvojice fázově posunutých logických signálů, které jsou generovány obecně snímači polohy technických prostředků, popřípadě jsou produktem elektrických procesů v elektronických logických obvodech.

Description

Vynález se týká oboru automatizace a řízení.

Problém vynálezem řešený je zjednodušení zapojení a vyloučení možnosti vzniku hazardních stavů.

Podstatou vynálezu je zapojení vytvořené ze« dvou posuvných registrů, jejichž oba první vstupy jsou zároveň vstupy zapojení. Dále je zapojení vytvořeno dvěma logickými obvody typu nonekvivalence, jedním dekodérem a vyhodnocovacím zařízením. Zapojení má vstup pro hodinové impulsy.

Vynálezu lze zejména využít při konstrukci servomechanismů, a to pro zjišťování a řízení směru rotačního pohybu, posuvného pohybu atd. Kromě toho je vynález využitelný všude tam, kde jde o vyhodnocení dvojice fázově posunutých logických signálů, které jsou generovány obecně snímači polohy technických prostředků, popřípadě jsou produktem elektrických procesů v elektronických logických obvodech.

Pře-dložený vynález se týká zapojení pro vyhodnocování dvojice fázově posunutých logických signálů, které se objevují například na výstup inkrementálního snímače polohy u servomechanismů.

Dosud známá zapojení jsou vytvořena a pracují na principu asynchronním, jako je tomu u zapojení podle vynálezu „Zapojení pro identifikaci jednoznačně postupného přechodu dvojice vstupních logických signálů do inversního stavu“, podle autorského osvědčení č. 220 813, kdy není zapotřebí pomocných hodinových impulsů a hysterese potřebná pro bezpečnou činnost zařízení je zajištěna například vyhodnocováním vstupních signálů se zpožděním jejich jedné změny. Zapojení náležející do této skupiny jsou obvodově i funkčně velmi výhodná pouze v těch případech, kdy se nežádá vyhodnocování všech čtyř kombinací stavů vstupních signálů.

Zapojení druhé skupiny jsou vytvořena a pracují na principu synchronním; tato zapojení jsou naopak obvykle výhodnější v těch případech, kdy se žádá maximální rozlišovací schopnost s rychlou odezvou. Do této druhé skupiny také patří zapojení podle vynálezu. Dosud známá zapojení druhé skupiny jsou vytvořena s poměrně složitou logickou strukturou pro dekódování vstupních signálů. Příkladem takového zapojení je vynález autorského osvědčení č. 197 819 „Zapojení pro vyhodnocování signálu z inkrementálního snímače polohy“. Zapojení uvedeným způsobem provedené přináší některé další nevýhody jako například nebezpečí rušivých vlivů hazardních stavů, což vede nutně ,ke> klíčování signálů ve více částech zařízení a k použití podstatně vyšší hodinové frekvence nežli je maximální možná frekvence zpracovávaných signálů a podobně.

Uvedené nevýhody a nedostatky známých a popsaných principů zapojení jsou v největší míře sníženy nebo odstraněny zapojením pro vyhodnocování dvojice fázově posunutých logických signálů podle vynálezu, jehož podstatu tvoří dva posuvné registry, jejichž oba první vstupy jsou zároveň dvěma vstupy celého zapojení.

Podle vynálezu oba druhé vstupy obou posuvných registrů jsou spolu spojeny a připojeny ke vstupu zapojení pro přívod hodinových impulsů. První výstup prvního posuvného registru je spojen s prvním vstupem prvního logického obvodu typu nonekvivalence, první výstup druhého posuvného registru je spojen s prvním vstupem druhého logického obvodu typu nonekvivalence. Druhý výstup prvního posuvného registru je spojen se druhým vstupem druhého logického obvodu typu nonekvivalence-, druhý výstup druhého posuvného registru je spojen se druhým vstupem prvního logického obvodu typu nonekvivalence. Výstup prvního logického obvodu typu nonekvivalence je spojen s prvním vstupem dekodéru, jehož druhý vstup je spojen s výstupem druhého logického obvodu typu nonekvivalence a konečně výstup dekodéru je spojen se vstupem vyhodnocovacího zařízení.

Podle vynálezu je dekodér vytvořen ze dvou invertorů a ze dvou hradel typu negace logického součinu, přičemž první vstup dekodéru je spojen se vstupem prvního invertoru a zároveň s prvním vstupem druhého hradla typu negace logického součinu. Druhý vstup dekodéru je spojen se vstupem druhého Invertorů a zároveň s prvním vstupem prvního hradla typu negace logického součinu. Výstup prvního invertorů je spojen se- druhým vstupem prvního hradla typu negace logického součinu. Výstup druhého invertorů je spojen se druhým vstupem druhého hradla typu negace logického součinu. Výstup prvního hradla typu negace logického součinu je spojen s prvním výstupem dekodéru a výstup druhého hradla typu negace logického součinu je spojen se druhým výstupem dekodéru.

Zapojení podle vynálezu značně snižuje, popřípadě zcela odstraňuje nevýhody dosud známých zapojení, a to vlivem skutečnosti, že jeho logická struktura je jednodušší, negenerují se hazardní stavy, takže- stačí pouze hodinovými impulsy řídit vzorkování vstupních impulsů. Při konkrétní realizaci zapojení určeného pro řízení vratného čítače typu 74 192 nebo 74 193 je dekodér 6 vytvořen pouze dvěma invertory 11, 12 a dvěma logickými obvody, to znamená hradly 13, 14 typu negace logického součinu, jak je znázorněno na obr. 2. Tím je také dokázána vpředu uvedená výhoda zapojení, to je jeho jednoduchá logická; struktura.

Podstata vynálezu je dále objasněna pomocí připojeného výkresu, kde na obr. 1 je obecné blokové schéma zapojení podle vynálezu a na obr. 2 je příklad konkrétní možnosti zapojení podle vynálezu.

Na obr. 1 je první výstup zdroje 1 vstupních impulsů spojen s prvním vstupem 21 prvního posuvného registru 2, jehož druhý vstup 22 je spojen se druhým vstupem 32 druhého posuvného registru 3 a zároveň se vstupem 8 pro hodinové impulsy. První výstup prvního posuvného registru 2 je spojen s prvním vstupem 41 prvního logického obvodu 4 typu nonekvivalence, jehož druhý vstup 42 je spojen se druhým výstupem druhého posuvného registru 3. Podobně první výstup druhého posuvného registru 3 je_s.spojen s prvním vstupem 51 druhého logického obvodu 5 typu nonekvivalence, jehož druhý vstup 52 je spojen se druhým výstupem prvního posuvného registru 2. Výstup prvního logického obvodu 4 typu non&kvivalence je spojen s prvním vstupem 61 dekodéru 6, jehož druhý vstup 62 je spojen s výstupem druhého logického obvodu 5 typu nonekvivalence a jehož výstup je spojen se vstupem 71 vyhodnocovacího zařízení 7.

Na obr. 2 je spojení výstupů zdroje 1 vstupních impulsů se vstupy 21, 22 prvního posuvného registru 2 a se vstupy 31, 32 druhého posuvného registru stejné jako popsáno a znázorněno na obr. 1. První výstup prvního registru 2 je spojen s prvním vstupem 91 prvního hradla 9 typu nonekvivalence, jehož druhý vstup 92 je spojen se druhým výstupem druhého posuvného registru 3. Podobně první výstup druhého posuvného registru 3 je< spojen s prvním vstupem 101 druhého hradla 10 typu nonekvivalence, jehož druhý vstup 102 je spojen se druhým výstupem prvního posuvného ^registru 2. Výstup prvního hradla 9 typu nonekvivalence je spojen jednak se vstupem prvního i negátoru 11, jednak s prvním, vstupem 141 druhého, hradla 14 typu negace logického součinu. 1

Výstup druhého hradla 10 typu nonekvivaleňce je spojen jednak <se vstupem druhého' negátoru 12, jednak s prvrtím vstupem 131 prvního hradla 13 typu negace'logického součinu, jehož výstup je , spojen s prvním vstupem 151 vyhodnocovacího zařízení 15. Druhý vstup 152 vyhodnocovacího zařízení 15 je spojen s výstupem druhého hradla 14 typu negace logického součinu.

Výstup prvního negátoru 11 je spojen se druhým vstupem 132 prvního hradla 13 typu negace logického součinu a podobně výstup druhého negátoru 12 je spojen se druhým vstupem 142 druhého hradla 14 typu negace logického součinu.

Činnost zařízení zapojeného podle vynálezu lze popsat následovně: činnost je založena na periodickém odebírání vzorků logických impulsů ze zdroje 1. Tyto impulsy jsou ukládány do posuvných registrů 2, 3 vždy při aktivní hraně hodinového impulsu. Druhé stupně těchto posuvných registrů 2, 3 vždy uchovávají stav vstupů odpovídající předchozímu hodinovému kroku. Jak lze snadno odvodit, v případě, že vstupní impulsy zůstaly nezměněny po dobu poslední ukončené periody hodinových impulsů, jsou výstupní logické úrovně obou hradel 9, 10 .typu nonekvivalence· stejné. V případě, že v uvedeném intervalu (nastala změna jednoho; ze vstupních impulsů, jsou výstupní logické úrovně obou hradel 9, 10 typu nonekvivalence různé. Přitom každá z obou kombinací odpovídá právě jednomu z obou směrů změny vstupní posloupnosti logických impulsů. Účelem dekodéru 6 je tedy pouze úpráva impulsů z výstupů hradel 9, 10 typu nonekvivalence podle způsobu řízení vyhodnocovacího zařízení 7, popřípadě 15 a blokování obou hradel 9, 10 v případě, že jsou oba impulsy stejné.

Zapojení podle vynálezu je použitelné ve všech případech potřeby zjištění a vyhodnocení .dvojice fázově posunutých logických signálů, které se v moderní technické praxi objevují příkladně u různých servomechanismů, třeba na výstupu inkrementálního snímače polohy, směru rotace, směru posunu a podobně.

Claims (2)

1. , předmEt,

   1. Zapojení pro vyhodnocování dvojice fázově posunutých logických signálů, které se objevují například na výstupu inkrementálního snímače polohy u servomečhanismů, vytvořené ze dvou posuvných registrů, jejichž oba první vstupy jsou zároveň dvěma vstupy zapojení, vyznačené tím, že oba druhé vstupy (22, 32) obou posuvných registrů (2, 3) jsou spolu spojeny a připojeny he vstupů (8) zapojení pro přívod hodinových impulsů, první výstup prvního posuvného registru (2) je spojen s prvním vstupem (41) prvního logického obvodu (4) typu nonekvivalence, první výstup druhého posuvného r&gistru (3) je spojen s prvním vstupem (51) druhého logického obvodu (5) typu nonekvivalence, druhý výstup prvního posuvného registru (2) je spojen se druhým vstupem (52) druhého logického obvodu typu nonekvivalence (5), druhý výstup druhého posuvného registru (3) je spojen se druhým vstupem (42) prvního logického obvodu (4) typu nonekvivalence, výstup prvního logického obvodu (4) typu nonekvivalence je spojen s prvním vstupem (61j dekodéru (6), jehož druhý vstup (62) je spojen s výstupem druhého logického obvodu

   VYNÁLEZU (5) typu nonekvivalence a konečně výstup dekodéru (6J je spojen se vstupem (7l·) vyhodnocovacího zařízení (7).
2. 2. Zapojení podle bodu 1,. vyznačené tím, že dekodér (6J je vytvořen ze dvoú invertořů (11, 12 J a ze dvou hradel (13, 14) typu negace logického součinu, přičemž první vstup (61) dekodéru (6) je sptíjen se vstupem prvního invertoru (11) a Zároveň s prvním vstupem (141) druhého hradla (14) typu negace logického součinu, druhý vstup (62) dekodéru (6) je spojen se vstupem druhého invertoru (12) a zároveň s prvním vstupem (131) prvního hradla (13) typu negace logického součinu, výstup prvního invertoru (11) je spojen se druhým vstupem (132) prvního hradla (13) typu negace logického součinu, výstup druhého invertoru (12) je spojen se· druhým vstupem (142) druhého hradla (14) typu negace logického součinu, konečně výstup prvního hradla (13) typu negace logického součinu je spojen s prvním výstupem dekodéru a výstup druhého hradla (14) typu negace logického součinu je spojen se druhým výstupem dekodéru.