CS218790B1 - Zapojení pro zjišťování okamžitého stavu čítače za provozu - Google Patents

Zapojení pro zjišťování okamžitého stavu čítače za provozu Download PDF

Info

Publication number
CS218790B1
CS218790B1 CS772280A CS772280A CS218790B1 CS 218790 B1 CS218790 B1 CS 218790B1 CS 772280 A CS772280 A CS 772280A CS 772280 A CS772280 A CS 772280A CS 218790 B1 CS218790 B1 CS 218790B1
Authority
CS
Czechoslovakia
Prior art keywords
input
output
state
counter
instantanous
Prior art date
Application number
CS772280A
Other languages
English (en)
Inventor
Petr Vasina
Original Assignee
Petr Vasina
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Petr Vasina filed Critical Petr Vasina
Priority to CS772280A priority Critical patent/CS218790B1/cs
Publication of CS218790B1 publication Critical patent/CS218790B1/cs

Links

Landscapes

  • Manipulation Of Pulses (AREA)

Description

Vynález se týká zapojení pro zjišťování okamžitého stavu čítače za provozu, bez rizika narušení současně probíhajících početních operací.
V měřicí technice, zejména u měřicích přístrojů s automatickým záznamem o probíhajících měřicích úkonech s požadavkem sčítávání jakýchkoli událostí vznikají požadavky k podání okamžitých dílčích informací o jejich stavu v čase mezí začátkem a koncem měření. K tomuto účelu se používá zapojení, sestávající ze synchronního čítače spojeného s výstupním registrem -a s obvody pro zajištění přepsání okamžitého stavu čítače do výstupního registru. Hlavním problémem při řešení tohoto· požadavku je provést záznam o stavu čítače v čase, kdy neprobíhá operace při čítání. V dosavadní praxi se používá k tomuto účelu poměrně složité zapojení vyžadující několik integrovaných obvodů s řadou dalších pasivních součástek, přičemž nezaručují ve všech případech bezrizikové čtení čítače.
Tyto dosavadní nevýhody odstraňuje zapojení pro zjišťování okamžitého stavu čítače za provozu, jehož podstatou je, že první vstupní svorka hodinových impulsů je spojena s prvním vstupem synchronního čítače a se čtvrtým výstupem paměti PROM, jejíž první, druhý a třetí vstup je spojen s prvními, druhými a třetími výstupy, přičemž její čtvrtý výstup je spojen se vstupem vzorkovacího impulsu výstupního registru, jehož vstup vybavení je spojen se druhou vstupní svorko-u žádosti o čtení a s pátým vstupem paměti PROM.
Hlavní předností zapojení podle vynálezu je snížení počtu součástek umožňující jednodušší zapojení, minimální zpoždění výstupního· signálu od příchozí žádosti o čtení, zajištění bezrizikového· provozu.
Vynález blíže objasní výkres, na kterém je uveden konkrétní příklad zapocení.
Hlavní dílčí součást zapojení tvoří paměť 5 PROM, například typu ΜΉ 74 S 287. Její první, druhý a třetí vstup A, B a C je analogicky spojen s jejími prvními, druhými a třetími výstupy Yl, Y2, Y3. Čtvrtý vstup D paměti 5 PROM je spojen s první vstupní svorkou 2. Šesté, sedmé a osmé vstupy F, G, H, devátý a desátý vstup VI, V2 jsou spojeny se společným vodičem. Synchronní čítač 3 je spojen svým prvním vstupem C s první vstupní svorkou 1 a svými výstupy Qj se vstupy Di výstupního registru 4 spojeného vstupem SB vzorkovacího impulsu se čtvrtým výstupem Y4 paměti 5 PROM a vstupem S vybavení s druhou vstupní svorkou 2, spojenou ještě s pátým vstupem F.
Zapojení pracuje za provozu takto·· čítané pulsy se přivádějí z první vstupní svorky 1 hodinových impulsů na první vstup C synchronního čítače 3 a současně jsou přiváděny i na čtvrtý vstup D paměti 5 PROM. Impulsy žádosti o čtení se přivádějí z druhé vstupní svorky 2 na pátý vstup E paměti 5 PROM a na vstup S vybavení výstupního registru 4. Propojením prvního, druhého a třetího vstupu A, B, C s prvním, druhým a třetím výstupem Yl, Y2. Y3 vzniknou tři klopné obvody, které umožňují rozlišení stavu synchronního čítače 3 a vytvoření vzorkovacího impulsu. Činnost paměti 5 PROM je pak naprogramovaná podle návodu výrobce takto. Logická úroveň prvního výstupu Yl paměti 5 PROM sleduje se zpožděním, daným zpožděním paměti 5 PROM asi 410 ns logickou úroveň čtvrtého· vstupu D. Po změně logické úrovně čtvrtého vstupu D je tedy po dobu danou zpožděním paměti 5 PROM rozdílná logická úroveň čtvrtého vstupu D a prvního výstupu Yl a tedy i prvního vstupu A. Je-li například čtvrtý vstup D v úrovni aktivního stavu a první vstup A v úrovni neaktivního stavu, je to indikace toho, že právě přišla aktivní hrana čítaného pulsu, takže po dobu nutnou pro ustálení stavu synchronního čítače není možno vzorkovat, anebo po době ustálení vzorkování opakovat. Je-li hodnota pulsu na druhé vstupní svorce 2 v neaktivním stavu, jsou první, druhý a třetí výstup Yl, Y2, Y3 rovněž v neaktivním stavu. Změní-li se puls na druhé vstupní svorce 2 z neaktivního stavu do aktivního stavu, přejdou po době dané zpožděním paměti 5 PROM druhý a čtvrtý výstup Y2, Y4 do aktivního stavu. Tato změna úrovně druhého výstupu Y2 se přenese na druhý vstup B a způsobí po době dané zpožděním paměti přechod na třetím výstupu Y3 do aktivního stavu a na čtvrtém výstupu Y4 do neaktivního stavu. Na čtvrtém výstupu Y4 se vytvoří vzorkovací impuls, jehož délka je určena zpožděním paměti 5 PROM. Změna úrovně, k níž došlo na třetím výstupu Y3 se přenese na třetím vstupu G a způsobí po době zpoždění paměti 5 PROM změnu úrovně na druhém výstupu Y2 do neaktivního stavu. V tomto stavu zůstává paměť 5 PROM po celou zbývající dobu, kdy je pátý výstup E v aktivním stavu. Změna úrovně pátého výstupu E do neaktivního stavu způsobí po době zpoždění paměti 5 PROM změnu stavu třetího výstupu Y3 do neaktivního stavu a obvod se vrací do výchozího stavu. Takto probíhá děj, jestliže je stav prvního výstupu Yl roven stavu čtvrtého vstupu D anebo je-li stav prvního vstupu Yl roven aktivnímu stavu a stav čtvrtého vstupu D roven neaktivnímu stavu. Jestliže hrana čítaného pulsu bude na čtvrtém vstupu D v aktivním stavu a na prvním výstupu Yl v neaktivním stavu těsně před začátkem vzorkovacího pulsu, nebo během něho, případně těsně po něm, nebude uskutečněné vzorkování platné a je nutno je po ustálení čítače zopakovat. Tyto stavy jsou charakterizovány na vstupu paměti 5 PROM takto: první až třetí vstup A, B, C jsou v neaktivním stavu, čtvrtý a pátý vstup D, E v aktivním stavu, nebo první a třetí vstup A, C v neaktivním stavu, druhý, čtvrtý a pátý B, D,
E v aktivním stavu, případně jen první vstup
A v neaktivním stavu a druhý, čtvrtý, třetí,
S pátý vstup B, C, D, E v aktivním stavu. Tento stav vstupů způsobí, že druhý, třetí a čtvrtý výstup Y2, Y3, Y4 jsou v neaktivním stavu. Po době dané zpožděním, přejde také první výstup Y1 do neaktivního· stavu spolu se čtvrtým výstupem D. Tím se paměť vrací do výchozího stavu, který byl na začátku bez příchodu aktivní hrany čítaného pulsu a podle shora popsaného děje vznikne nový vzorkovací impuls. Bez opakování vzorkování je doba od příchodu žádosti o čtení do doby ustálení výstupního registru 4 rovna součtu zpoždění paměti 5 PROM a výstupního registru 4, tedy přibližně 70 ns. V nejnepříznivějším případě při opakování vzorkování je tato doba rovna součtu čtyřnásobku doby zpoždění paměti 5 PROM a zpoždění výstupního registru 4, tedy asi 220 ns.
Zapojení podle vynálezu lze použít zejména pro okamžité zjišťování měnící se polohové informace z laserového interferometru ve všech aplikacích na měření délek, jako je řízení automatického obrábění, posuvu stolku elektronového litografii, atd.

Claims (1)

  1. Zapojení pro zjišťování okamžitého stavu čítače za provozu, sestávající ze synchronního čítače spojeného svými výstupy se vstupy výstupního registru, vyznačené tím, že první vstupní svorka (1) hodinových impulsů je spojena s prvním vstupem (C) synchronního čítače (3) a se čtvrtým výstupem (D) paměti ['5) PROM, jejíž první, druhý a
    YNÁLEZU třetí vstup (A, B, C] jsou spojeny s prvními, druhými a třetími výstupy (Yl, Y2, Y3), přičemž její čtvrtý výstup (Y4) je spojen se vstupem (SB) vzorkovacího impulsu výstupního registru (4), jehož vstup (Sj vybavení je spojen s druhou vstupní svorkou (2) žádostí o čtení a s pátým vstupem (E) paměti (5) PROM.
CS772280A 1980-11-14 1980-11-14 Zapojení pro zjišťování okamžitého stavu čítače za provozu CS218790B1 (cs)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CS772280A CS218790B1 (cs) 1980-11-14 1980-11-14 Zapojení pro zjišťování okamžitého stavu čítače za provozu

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CS772280A CS218790B1 (cs) 1980-11-14 1980-11-14 Zapojení pro zjišťování okamžitého stavu čítače za provozu

Publications (1)

Publication Number Publication Date
CS218790B1 true CS218790B1 (cs) 1983-02-25

Family

ID=5426839

Family Applications (1)

Application Number Title Priority Date Filing Date
CS772280A CS218790B1 (cs) 1980-11-14 1980-11-14 Zapojení pro zjišťování okamžitého stavu čítače za provozu

Country Status (1)

Country Link
CS (1) CS218790B1 (cs)

Similar Documents

Publication Publication Date Title
EP0492798A2 (en) Method and circuit for eliminating time jitter
KR910013272A (ko) 2개의 비동기 포인터들 사이의 비교차와 프로그래값들 사이의 측정차를 결정하기 위한 방법 및 장치
US5020038A (en) Antimetastable state circuit
US4868512A (en) Phase detector
CS218790B1 (cs) Zapojení pro zjišťování okamžitého stavu čítače za provozu
US4876501A (en) Method and apparatus for high accuracy measurment of VLSI components
US4527907A (en) Method and apparatus for measuring the settling time of an analog signal
RU2084899C1 (ru) Измеритель частоты вращения вала
CS252759B1 (cs) Převodník časového intervalu na napětí
DE69627536T2 (de) Verfahren zur hochauflösenden messung einer zeitspanne
SU623220A1 (ru) Устройство дл контрол числа циклов работы оборудовани
CA1306496C (en) Method and apparatus for high accuracy measurement of vlsi components
CA2073958C (en) Phase shift sample-and-hold circuit for determining the mean amplitude for periodic pulses
SU1169154A1 (ru) Устройство дл формировани серий импульсов
SU1654826A1 (ru) Устройство дл контрол последовательностей сигналов
CS228240B1 (cs) Zapojení obvodů pro odměřování polohy pohonu posuvů
CS234478B1 (cs) Zapojení obvodů číslicového fázoměru s rychlou odezvou
Morrison Computers: Microcomputers invade the linear world: Analog interfacing techniques are in demand as microcomputers are exploited in inexpensive equipment for linear applications
SU734573A1 (ru) Автоматический переключатель поддиапазов многопредельных приборов
SU1667079A1 (ru) Устройство дл контрол сигналов
SU1049912A1 (ru) Устройство дл контрол контатировани интегральных схем
CS227173B1 (cs) Zapojení k měření diference četností impulsů
CS266906B1 (cs) Zapojení pro vyhodnocení signálů inkrementálního snímače
CS244875B1 (cs) Zapojení pro měření napětí obou polarit jednopolaritním analogově-číslicovým převodníkem
JPH02264878A (ja) アクセス時間の測定方法