CS234478B1 - Zapojení obvodů číslicového fázoměru s rychlou odezvou - Google Patents

Abstract

Podstata vynálezu spočívá v tom, že se výpočet fázového úhlu provádí pomocí rychlá binární odečítačky (13) a dvou čítačů (11, 12). Měřený a referenční signál jsou přes komparátory (1, 2) přivedeny do řídicích obvodů, obsahujících rychlé klopné obvody (3, 4, 5) a hradla (7, 8, 9), z nichž jsou buzeny uvedené čítače. Počet odeČítacích cyklů je přímo úměrný měřenému fázovému rozdílu. Odečítací cykly jsou počítány ve výstupním čítači (14), na který je připojena paměl fázového posunu, která je nahrávána přenosovým výstupem z binární odečítačky (13). Zapojeni podle vynálezu lze využít pro konstrukce číslicových nebo analogových měřičů fáze, určených k nejrůznějšim aplikacím.

Description

Vynález se týká obvodů číslicového fázoměru s rychlou odezvou.

Při únavových zkouškách strojních součástí, při vibračních zkouškách, zkouškách komplexních odezev, je důležitou veličinou fáze mezi budicím signálem a signálem tvořeným odezvou zkoušené součásti. Velmi často tvoří zkušební soustavu uzavřený regulační okruh, kde signál úměrný fázi představuje jeho regulační odchylku. Příkladem jsou zkoušky lopatek tepelných točivých strojů, kdy je potřeba s vysokou přesností a hlavně rychlostí udržovat konstantní fázový rozdíl mezi budící silou a vlastními kmity lopatky. Vlastní zkoušky se provádí v širokých rozmezích frekvencí, což klade vysoké nároky na obvody fázoměrů. Jinou významnou aplikací fázoměru je měření komplexních odezev strojních součástí, kde je nutné rychle zaznamenat frekvenci, amplitudu a fázi - tyto veličiny by měly být odebrány ve stejném okamžiku. Frekvenci a amplitudu lze změřit velmi rychle, obtížné je však měření fáze. Užívané měřiče fáze pracují na analogovém nebo číslicovém principu. Analogové měřiče převádí fázový rozdíl na časový interval, tedy elektrické pulsy různé délky, jejichž střední hodnota v čase, vzniklá filtrací, je úměrná fázovému rozdílu. Je-li vyžadována číslicová informace o fázi, převádí se uvedená střední hodnota na číselný údaj analogo-číslicovým převodníkem. Tyto fázoměry mají značně dlouhou dobu odezvy na změnu fáze, způsobenou nutností kvalitní filtrace. Fázoměry, pracující na číslicovém principu počítají číslicově poměr času mezi průchody nulou referenčního a měřeného signálu a dobou periody referenčního signálu. Tento poměr je zpravidla realizován postupným odečítáním těchto dob v čítačích a dostatečném počtu řádů. Pro vyšší měřené frekvence a požadované přesnosti nevyhovuje ani tento princip z hlediska rychlosti, nebot dělení, realizované Čítači je poměrně zdlouhavé.

Uvedené nevýhody odstraňuje zapojení číslicového fázoměru s rychlou odezvou s komparátorem referenčního signálu a s komparátorem měřeného signálu, jejichž výstupy jsou připojeny k příslušným klopným obvodům podle vynálezu, jehož podstata spočívá v tom, že negovaný výstup prvního klopného obvodu, na jehož hodinový vstup je připojen výstup komparátoru referenční2

234 478 ho signálu, je spojen s nulovacími vstupy prvého čítače a druhého čítače, zatímco výstup prvníno klopného obvodu je spojen jednak st vstupem třetího klopného obvodu, na jehož hodinový vstup je připojen výstup komparátoru měřeného signálu a jehož negovaný výstup je připojen k prvnímu vstupu prvního součinového hradla a jednak se. vstupem druhého klopného obvodu, na jehož hodinový vstup je připojen výstup komparátoru referenčního signálu a jehož výstup je spojen s prvým vstupem druhého součinového hradla a jehož negovaný výstup je spojen s prvním vstupem třetího součinového hradla, přičemž na druhé vstupy prvého součinového hradla, druhého součinového hradla a třetího součinového hradla je připojen výstup hodinového generátoru, zatímco výstup prvého součinového hradla je spojen s hodinovým vstupem druhého čítače, na jehož paralelní vstupy jsou připojeny výstupy binái-ní odečítačky, na jejíž první vstupy jsou připojeny výstupy druhého čítače a na druhé vstupy výstupy prvého čítače a jejíž přenosový výstup je připojen jednak na nulovací vstupy prvního klopného obvodu, druhého klopného obvodu, třetího klopného obvodu, jednak na hodinový vstup výstupní paměti a jednak na nulovací vstup výstupního čítače, přičemž na hodinový vstup prvého čítače je připojen přes dělič kmitočtu výstup třetího součinového hradla.^ zatímco výstup druhého součinového hradla je spojen jednak s nastavovacím vstupem druhého čítače a jednak s hodinovým vstupem výstupního čítače, jehož výstup je spojen se vstupy výstupní paměti, jejíž výstupy tvoří číslicový výstup fáze.

Výhodou zapojeni podle vynálezu je jeho snadná realizovatelnost z dostupných elektronických prvků. Hlavní výhodou je velmi rychlá odezva na měřený fázový rozdíl. To umožňuje zařadit fázoměr i v rychlých regulačních smyčkách a v řadě dalších aplikací.

Příklad zapojení podle vynálezu je schematicky znázorněn na připojeném výkresu.

Výstup komparétoru^eferenčního signálu je přiveden k hodinovým vstupům druhého klopného obvodu £ ® prvního klopného obvodu 2» Jehož negovaný výstup je spojen s nulovacími vstupy prvého čítače 11 a druhého čítače 12. Výstup prvého klop·

- 3 234 478 ného obvodu 3, je qpojen jednak az vstupem třetího klopného obvodu 2* ^na jehož hodinový vstup je připojen výstup komparátoruí měřeného signálu a jehož negovaný výstup je připojen k prvnímu vstupu prvého součinového hradla 2 ^a jednak sa vstupem druhého klopného obvodu 4., jehož výstup je spojen s prvým vstupem druhého součinového hradla 8 a jehož negovaný výstup je spojen s prvním vstupem třetího součinového hradla 2· Na druhé vstupy prvého součinového hradla 2, druhého součinového hradla 8 a třetího součinového hradla 2 je připojen výstup hodinového generátoru 6.. Výstup prvního součinového hradla 2 je spojen s hodinovým vstupem druhého čítače 12. na jehož paralelní vstupy jsou připojeny výstupy binární odečítačky 13. na jejíž první vstupy jsou připojeny výstupy druhého čítače 12 a na jejíž druhé vstupy jsou připojeny výstupy prvého čítače 11 a jejíž přenosový výstup je připojen jednak na nulovací vstupy prvního klopného obvodu 2» druhého klopného obvodu 4., třetího klopného obvodu 2, jednak na hodinový vstup výstupní paměti 15 a jednak na nulovací .vstup výstupního čítače 14» Na hodinový vstup prvého čítače 11 je připojen přes dělič kmitočtu 10 výstup třetího součinového hradla 9» Výstup druhého součinového hradla 8 je spojen jednak s nastavovacím vstupem druhého Čítače 12 a jednak s hodinovým vstupem výstupního čítače 14.» jehož výstup je spojen se vstupy výstupní paměti 15. jejíž výstupy tvoří číslicový výstup fáze 18.

Měřený signál 16 i referenční signál 17 jsou na vstupu fázoměru upraveny komparátorem měřeného signálu 2 a komparétorem2 referenčního signálu do takových úrovní, aby je bylo možno zpracovat TTL logickými obvody. V cestě signálů dále následuje logický obvod, složený z prvého klopného obvodu 2» druhého klopného obvodu 4 a třetího klopného obvodu 2 (všechny jsou typu D), který ve větvi vstupního měřeného signálu 16 vytváří impuls, jehož délka odpovídá, zpoždění vstupního signálu 16. za signálem referenčním 12 a ve větvi referenčního signálu 17 vytváří impuls, jehož délka odpovídá době jedné periody měřeného signálu. Všechny tři klopné obvody 2» £ ^a 2 jsou uváděny do aktivního stavu impulsem do nulovacího vstupu. Od tohoto okamžiku jsou výstupy Q všech obvodů na úrovni L a jako první se do úrovně H může překlopit první klopný obvod 2, jehož D

- 4 234 478 vstup je trvale na úrovni Η. K jeho překlopení dojde na neběžnou hranu do jeho hodinového vstupu, čímž jsou aktivovány druhý klopný obvod 2 a třetí klopný obvod 2» nebot na jejich vstupech I) se objeví úroveň H. Na další náběžnou hranu referenčního signálu 17 se překlopí druhý klopný obvod 2» čímž je vymezena doba periody. Během této doby nutně muselo dojít i k překlopení třetího klopného obvodu 2· byl sejmut vzorek pro výpočet fáze a prvý, druhý i třetí klopný obvod 2, ά» Jí jsou v úrovni H_za tím dále neaktivní až do příchodu nulovacího pulsu. Negovaným výstupem prvého klopného obvodu 2 byly při jeho překlopení odblokovány první čítač 11 a druhý čítač 12.

Do prvého čítače 11 je zaveden přes třetí hradlo 2 ^a dělič kmitočtu 10 hodinový kmitočet z hodinového generátoru 6 a do druhého čítače 12 je tentýž kmitočet zaveden přes prvé hradlo 2· Třetí klopný obvod 2 svým negovaným výstupem uzavírá prvé hradlo 2 a druhý klopný obvod 2' svým negovaným výstupem uzavírá třetí hradlo 2· 3© zajištěno, že po překlopení druhého klopného obvodu 4 a třetího klopného obvodu 2 obsahuje první čítač 11 údaj, úměrný délce periody, ale vydělený dělicím poměrem děliče kmitočtu 10, zatímco druhý čítač 12 obsahuje údaj, úměrný časovému zpoždění vstupního signálu za signálem referenčním. Podíl obsahu druhého čítače 12 a obsahu prvého čítače 11 udává měřenou fázi, přičemž dělicím poměren^děliče kmitočtu 10 je dáno úhlové dělení, ve kterém je výsledek^ fáze zobrazen. Vlastní dělení zajišíuje binární odečítačka 12, která od obsahu druhého čítače 12 odečítá obsah prvého čítače 11 tak dlouho, až dojde k přenosu. Po jednotlivých odečtech se obsah druhého čítače 12 přepisuje vždy na novou zmenšenou hodnotu, což je řízeno pulsy, přivedenými do jeho nastavovacího vstupu z výstupu druhého hradla 8, buzeného do druhého vstupu hodinovým generátorem 6. Druhé hradlo 8 se otevřelo výstupem druhého klopného obvodu 2 po sejmutí vzorku periody. Výstupní pulsy z druhého hradla 8 představují počet odečt^^podíl, a jsou čítány výstupním čítačem 14. Signál na přenosovém výstupu odečítačky 13 způsobí přehrání stavu výstupního čítače 14 do výstupní paměti 15 a zároveň vynulování prvního, druhého a třetího klopného obvodu 2» JŽ ^a prvního a druhého čítače 11, 12. čímž je

- 5 234 478 fázoměr uveden do výchozího stavu. Výstupy z výstupní paměti 15 obsahují číslicový výstup fáze 18. Tento výstup může být eventuelně pomocí DA převodníku převeden na analogový.

Zapojení podle vynálezu lze využít pro konstrukce číslicových nebo analogových měřičů fáze, určených k nejrůznějším aplikacím. Zvláště vhodné je zapojení pro konstrukci fázoměrů u nichž jsou kladeny vysoké nároky na rychlost odezvy, to je např. v regulačních smyčkách a u specielních aplikací ve stro jírenském výzkumu.

Claims (1)

1. Zapojení obvodů číslicového fázoměru s rychlou odezvou s komparátorem referenčního signálu a s komparátorem měřeného signálu, jejichž výstupy jsou připojeny k příslušným klopným obvodům, vyznačené tím, že negovaný výstup prvního klopného obvodu (3), na jehož hodinový vstup je připojen výstup komparátoru^eferenčního signálu ., je spojen s nulovacími vstupy prvého čítače (11) a druhého čítače (12), zatímco výstup prvního klopného obvodu (3) je spojen jednak sa vstupem třetího klopného obvodu (5) na jehož hodinový vstup je připojen výstup komparátoru měřeného signálu (1) a jehož negovaný výstup je připojen k prvnímu vstupu prvního součinového hradla (7) a jednak sa vstupem druhého klopného obvodu (4), na jehož hodinový vstup je připojen výstup komparátoru referenčního signálu (2) a jehož výstup je spojen s prvým vstupem druhého součinového hradla (8) a jehož negovaný výstup je spojen s prvním -vstupem třetího souči- nového hradla (9), přičemž na druhé vetupy prvého součinového hradla (7), druhého součinového hradla (8) a třetího součinového hradla (9) je připojen výstup hodinového generátoru (6), zatímco výstup prvního součinového hradla (7) je spojen s hodinovým vstupem druhého čítače (12), na jehož parelelní vstupy jsou připojeny výstupy binární odečítačky (13), na jejíž první vstupy jsou připojeny výstupy druhého čítače (12) a na druhé vstupy výstupy prvého čítače (11) a jejíž přenosový výstup je připojen jednak na nulovací vstupy prvního klopného obvodu (3), druhého klopného obvodu (4), třetího klopného obvodu (5), jednak na hodinový vstup výstupní paměti (15) a jednak na nulovací vstup výstupního čítače (14), přičemž na hodinový vstup prvého čítače (11) je připojen přes dělič kmitočtu (1C) výstup třetího součinového hradla (9), zatímco výstup druhého součinového hradla (8) je spojen jednak s nastavovacím vstupem druhého Čítače (12) a jednak s hodinovým vstupem výstupního čítače (14), jehož výstup je spojen se vstupy výstupní paměti (15), jejíž výstupy tvoří číslicový výstup fáze /18/.