CS218040B1 - Zapojeni pro přepis programu - Google Patents

Abstract

Vynález se týká programovatelných logických systémů. Účelem vynálezu je získat možnost přepisu programů z paměti těchto systémů na magnetopáskový záznam a jejich zpětného zápisu do paměti systému,

Description

Vynález se týká zapojení pro přepis programů z paměti programovatelných logických systémů na magnetopáskový záznam a jejich zpětný přepis do paměti systému.

Programovatelné logické systémy umožňující zavedením příslušného programu měnit dle potřeby jejich funkci, představují novou generaci v oblasti ovládacích systémů. Jeden a tentýž systém tak může být použit v nejrůznějších aplikacích, kde plní úkoly podle daného do něj zavedeného programu. Pro zadávání programu do paměti systému dodávají výrobci těchto systémů programovací přístroje, které dovolují zápis programu po instrukcích se současnou kontrolou zapisované instrúkce na číselném displeji. Takovýto způsob zápisu do paměti je poměrně zdlouhavý, což se projeví zejména tam, kde je třeba často měnit řídicí program systému, zvláště když se jedná o určitý soubor programů, jejichž využívání se opakuje.

Tuto problematiku řeší zapojení pro přepis programů podle vynálezu, jehož podstata spočívá v tom, že sestává z bloku konverze dat s výstupem signálu sériových dat připojeným na první vstup bloku modulace a demodulace, jehož výstup zpětných sériových dat je připojen na první vstup bloku konverze dat, výstup zpětných hlášení bloku konverze dat je připojen na první vstup bloku řídicích obvodů, který má výstup konverzních řídicích signálů připojen na druhý vstup bloku konverze dat, výstup řídicích signálů zápisu připojen na druhý vstup bloku modulace a demodulace, výstup podmínkových řídicích signálů připojen na první vstup bloku časovačích obvodů, výstup řídicích signálů komparace adres připojen na blok čítače adres a výstup indukčních signálů připojen na první vstup ovládacího panelu, blok časovačích obvodů má výstup taktovacích signálů připojen na třetí vstup bloku konverze dat, výstup modulačních signálů připojen na třetí vstup bloku modulace a demodulace a výstup řídicích kódů připojen na druhý vstup bloku řídicích obvodů, blok čítače adres má výstup signálů ekvivalence připojen na třetí vstup bloku řídicích obvodů a výstup okamžité adresy připojen na druhý vstup ovládacího panelu, který má výstup ovládacích signálů připojen na čtvrtý vstup bloku řídicích obvodů a výstup konečné adresy připojen na druhý vstup bloku čítače adres, přičemž blok konverze dat je opatřen sběrnicí paralelních dat pro připojení na první konektor programovatelného logického systému, blok řídicích obvodů je opatřen sběrnicí komunikačních řídicích signálů pro připojení na druhý konektor programovatelného logického systému, blok čítače adres je opatřen adresovou sběrnicí pro připojení na třetí konektor programovatelného logického systému, blok modulace a demodulace je opatřen konektorem pro připojení na signálový konektor zařízení pro magnetopáskový záznam.

Výhodou tohoto zapojení je možnost zaznamenat již odladěný program na magnetickou pásku i na běžném magnetofonu a podle potřeby ji kdykoliv zpět nahrát do paměti systému. Pomocí programovacího přístroje se pak daný program zapisuje jen jednou. Hotové programy je tak možno archivovat ve stavu dovolujícím jejich rychlé opětovné použití.

Na přiloženém výkrese je uveden příklad provedení, předmětného zapojení představující blokové schéma zapojení.

Zapojení sestává z bloku 1 konverze dat s výstupem 11 signálu sériových dat ..připojeným na první vstup 21 bloku 2 modulace a demodulace, jehož výstup 22 zpětných sériových dat je připojen na první vstup 12 bloku 1 konverze dat. Výstup 13 zpětných hlášení bloku 1 konverze dat je připojen na první vstup 31 bloku 3 řídicích obvodů. Blok 3 řídicích obvodů má výstup 32 konverzních řídicích signálů připojen na druhý vstup 14 bloku 1 konverze dat, výstup 33 řídicích signálů zápisu připojen na druhý vstup 23 bloku 2 modulace a demodulace, výstup 34 podmínkových řídicích signálů připojen na první vstup 41 bloku 4 časovačích obvodů, výstup 35 řídicích signálů komparace adres připojen na blok 5 čítače adres a výstup 36 indikačních signálů připojen na první vstup Bl ovládacího panelu 8. Blok 4 časovačích obvodů má výstup 42 taktovacích signálů připojen na třetí vstup 15 bloku 1 konverze dat, výstup 43 modulačních signálů připojen na třetí vstup 24 bloku 2 modulace a demodulace a výstup 44 řídicích kódů připojen na druhý vstup 37 bloku 3 řídicích obvodů. Blok 5 čítače adres má výstup 52 signálů ekvivalence připojen na třetí vstup 38 bloku 3 řídicích obvodů a výstupů 53 okamžité adresy připojen na druhý vstup 62 ovládacího panelu 6, který má výstup 83 ovládacích signálů připojen na čtvrtý vstup 39 bloku 3 řídicích obvodů a výstup 64 konečné adresy připojen na druhý vstup 54 bloku 5 čítače adres. Blok 1 konverze dat je opatřen sběrnicí 10 paralelních dat pro připojení na první konektor 71 programovatelného logického systému 7. Blok 3 řídicích obvodů je opatřen sběrnicí 30 komunikačních řídicích signálů pro připojení na druhý konektor 72 programovatelného logického systému 7. Blok 5 čítače adres je opatřen adresovou sběrnicí 50 pro připojení na třetí konektor 73 programovatelného logického systému. Blok 2 modulace a demodulace je opatřen konektorem 20 pro· připojení na signálový konektor 80 zařízení 8 pro magnetopáskový záznam. Připojení na programovatelný logický systém 7 je provedeno· vícepramenným stíněným kabelem sdružujícím sběrnici 10 paralelních dat, sběrnici 30 komunikačních řídicích signálů s adresovou sběrnicí 50, který je napojen na interfacní jednotku systému. Tato jednotka je opatřena jediným připojovacím konektorem, který v sobě zahrnuje první, druhý a třetí konektor 71, 72, 73 programovatelného lo218040 gického systému 7. Propojení se zařízení 8 pro magnetopáskový záznam je provedeno standardní nahrávací šňůrou.

Jednotlivé instrukce programu mezi programovatelným logickým systémem 7 a předmětným zapojením přenášejí obousměrným paralelním osmibitovým kanálem jištěným jedním paritním bitem. Protože délka jedné instrukce programovatelného logického systému 7 je šestnáct bitů, přenáší se instrukce dvoufázově po osmi bitech. Přeměna instrukcí na sériový tvar a naopak se provádí v bloku 1 konverze dat. Při zápisu programu na magnetickou pásku se vyslaná instrukce zapíše do šestnáctibitového registru, odkud se pomocí šestnáctibitového· multiplexeru prostřednictvím taktovacích signálů z bloku 4 časovačích obvodů přemění na sériový tvar. V tomto bloku se ještě ke každé instrukci generuje jako sedmnáctý bit parita. Při přepisu programu z magnetické pásky do řídicí paměti programovatelného logického systému 7 vstupuje do bloku 1 konverze dat z bloku 2 modulace a demodulace instrukce v sériovém tvaru. Prostřednictvím taktovacích signálů z bloku 4 časovačích obvodů je informace postupně načtena do šestnáctibitového posuvného registru a přepsána do pomocného registru, odkud je přes multiplexer přenesena dvoufázově osmibitovou sběrnicí 10 paraleních dat do programovatelného logického systému 7 na příslušnou adresu paměti. Blok 2 modulace a demodulace provádí, pomocí modulačního signálu z bloku 4 časovačích signálů, při zápisu programu na magnetickou pásku dvouhodnotovou kmitočtovou modulaci sériových dat, přicházejících z bloku 1 konverze dat. Modulovaný signál je zde dále upraven na úroveň vhodnou pro záznam na magnetickou pásku. Při čtení z magnetické pásky jsou snímané signály zesíleny a tvarovány na modulovaný logický signál, ze kterého je modulačním obvodem vytvořen původní datový signál, který je jako zpětná sériová data veden do bloku 1 konverze dat k dalšímu zpracování. Celý pochod přenosu a konverze dat je v obou směrech a jejich modulace je koordinována komplexem řídicích signálů, a to řídicími signály zápisu, konverzními řídicími signály a zpětnými hlášeními. Tyto signály jsou generovány blokem 3 řídicích obvodů. Řídicí obvody jsou tvořeny kombinačně-sekvenční sítí, ve které se vytváří vzájemné vztahy mezi jednotlivými řídicími signály podle režimu zvoleného ovládacími signály z ovládacího panelu 6 a synchronně s komunikačními řídicími signály programovatelného logického systému

7. Časové souvislosti mezi jednotlivými řídicími signály jsou odvozeny z řídicích kódů generovaných v bloku 4 časovačích obvodů. Blok 5 časovačích obvodů obsahuje základní oscilátor a kaskádu děličů, které generují soustavu taktovacích signálů. Tato jednotka též obsahuje pevnou paměť řídicích kódů, cyklicky vysílaných, jejichž dekódováním v bloku 3 řídicích obvodů vzniká část řídicích signálů.

Blok 5 čítače adres slouží pro adresování jednotlivých instrukcí programu v paměti systému. Obsahuje dvanáctibitový binární čítač adres, dva dvanáctibitové komparátory dat a čtyřdekádový převodník kódu BCD na binární číslo. Do tohoto bloku jsou adresovou sběrnicí 50 přivedeny adresy programovatelného logického systému 7. V okamžiku, kdy vznikne koincidence čítače adres v bloku 5 čítače adres adresou generovanou řadičem programovatelného logického systému 7, vytvoří se signály ekvivalence a dojde ke komunikaci mezi blokem 1 konverze dat a právě adresovaným slovem v řídicí paměti. Činnost řadiče programovatelného logického systému 7‘ tedy není předmětným zapojením nijak blokována. Po přenosu instrukce se čítač adres inkrementuje a celý cyklus se opakuje, konkrétní program se vypisuje z řídicí paměti neboj zapisuje do řídicí paměti vždy od nulové adresy do určité konečné adresy. Proto se vždy před výpisem programu z řídicí paměti nebo před zápisem do řídicí paměti čítač adres automaticky nuluje. Konečná adresa programu se předvolí dekadicky na ovládacím panelu 6 pomocí čtyř palcových přepínačů. Předvolená konečná adresa se v bloku 5 čítače adres převádí z kódu BCD na binární tvar a vede se do· komparátoru dat. Při koincidenci konečné adresy s čítačem adres se činnost zařízení se zapojením podle vynálezu ukončí. Na ovládacím panelu 6 jsou umístěny ovládací, nastavovací a indikační prvky. Je zde síťový spínač, tlačítka startu, stopu a volby režimu, vytvářející ovládací signály pro blok 3 řídicích obvodů a palcové přepínače pro předvolbu konečné adresy. Dále je zde čtyřdekádová číselná displej pro indikaci okamžité adresy, do níž přichází signály okamžité adresy z bloku 5 čítače adres a Indikátory činnosti zapojení režimu a chyby parity, které jsou buzené indikačními signály z bloku 3 řídicích obvodů. Je-li zajištěna chyba parity, ukončí se činnost zařízení a na ovládacím panelu je signalizována chyba parity a na číselné displeji je zobrazena adresa instrukce, u které k chybě parity došlo.

Claims (1)

1. PŘEDMĚT

   Zapojení pro přepis programů z paměti programovatelných logických řídicích systémů na magnetopáskový záznam a jejich zápis do paměti systémů, vyznačující se tím, že sestává z bloku (lj konverze dat s výstupem (11) signálů sériových dat při pojeným na první vstup (21) bloku (2) modulace a demodulace, jehož výstup (22) zpětných sériových dat je připojen na první vstup (12) bloku (1) konverze dat, výstup (13) zpětných hlášení bloku (1) konverze dat je připojen na první vstup (31) bloku (3j řídicích obvodů, který má výstup (32) konverzních řídicích signálů připojen na druhý vstup (14) bloku (lj konverze dat, výstup (33) řídicích signálů zápisu připojen na druhý vstup (23) bloku (2) modulace a demodulace, výstup (34) podmínkových řídicích signálů připojen na první vstup (41) bloku (4) časovačích obvodů, výstup (35) řídicích signálů komparace adres připojen na blok (5) čítače adres a výstup (36J indikačních signálů připojen na první vstup (61) ovládacího panelu (6), blok (4) časovačích obvodů má výstup (42) taktovacích signálů připojen na třetí vstup (15) bloku (1) konverze dat, výstup (43) modulačních

   VYNÁLEZU signálů připojen na třetí vstup (24) bloku (2) modulace a demodulace a výstup (44J řídicích kódů připojen na druhý vstup (37) bloku (3) řídicích obvodů, blok (5) čítače adres má výstup (52) signálů ekvivalence připojen na třetí vstup (38) bloku (3) řídicích obvodů a výstup (53J okamžité adresy připojen na druhý vstup (62) ovládacího panelu (6), který má výstup (63) ovládacích signálů připojen na čtvrtý vstup (39) bloku (3) řídicích obvodů a výstup (64) konečné adresy připojen na druhý vstup (54J bloku (5) čítače adres, přičemž blok (1) konverze dat je opatřen sběrnicí (10) paralelních dat pro připojení na první konektor (71) programovatelného logického systému (7), blok (3) řídicích obvodů je opatřen sběrnicí (30) komunikačních řídicích signálů pro připojení na druhý konektor (72) programovatelného logického systému (7), blok (5) čítače adres je opatřen adresovou sběrnicí (50) pro připojení na třetí konektor (73) programovatelného logického systému a blok (2) modulace a demodulace je opatřen konektorem (20) pro připojení na signálový konektor (80J zařízení (8) pro magnetopáskový záznam.