CS218040B1

CS218040B1 - Connected for program rewrite

Info

Publication number: CS218040B1
Application number: CS735781A
Authority: CS
Inventors: Ales Uher
Original assignee: Ales Uher
Priority date: 1981-10-07
Filing date: 1981-10-07
Publication date: 1983-02-25

Abstract

Vynález se týká programovatelných logických systémů. Účelem vynálezu je získat možnost přepisu programů z paměti těchto systémů na magnetopáskový záznam a jejich zpětného zápisu do paměti systému,The invention relates to programmable logic systems. The purpose of the invention is to obtain the possibility of transcribing programs from the memory of these systems onto magnetic tape recording and writing them back into the system memory,

Description

Vynález se týká zapojení pro přepis programů z paměti programovatelných logických systémů na magnetopáskový záznam a jejich zpětný přepis do paměti systému.The invention relates to a circuit for rewriting programs from the memory of programmable logic systems to a magnetic tape recording and rewriting them into the system memory.

Programovatelné logické systémy umožňující zavedením příslušného programu měnit dle potřeby jejich funkci, představují novou generaci v oblasti ovládacích systémů. Jeden a tentýž systém tak může být použit v nejrůznějších aplikacích, kde plní úkoly podle daného do něj zavedeného programu. Pro zadávání programu do paměti systému dodávají výrobci těchto systémů programovací přístroje, které dovolují zápis programu po instrukcích se současnou kontrolou zapisované instrúkce na číselném displeji. Takovýto způsob zápisu do paměti je poměrně zdlouhavý, což se projeví zejména tam, kde je třeba často měnit řídicí program systému, zvláště když se jedná o určitý soubor programů, jejichž využívání se opakuje.Programmable logic systems that enable the introduction of the appropriate program to change their function as needed, represent a new generation in the field of control systems. Thus, one and the same system can be used in a variety of applications where it performs tasks according to a given program. To enter a program into the system memory, the manufacturers of these systems supply programming devices that allow the program to be written following instructions with simultaneous checking of the written instructions on the numeric display. Such a method of writing into memory is quite lengthy, which is particularly evident where the system control program needs to be changed frequently, especially when it is a set of programs that are repeatedly used.

Tuto problematiku řeší zapojení pro přepis programů podle vynálezu, jehož podstata spočívá v tom, že sestává z bloku konverze dat s výstupem signálu sériových dat připojeným na první vstup bloku modulace a demodulace, jehož výstup zpětných sériových dat je připojen na první vstup bloku konverze dat, výstup zpětných hlášení bloku konverze dat je připojen na první vstup bloku řídicích obvodů, který má výstup konverzních řídicích signálů připojen na druhý vstup bloku konverze dat, výstup řídicích signálů zápisu připojen na druhý vstup bloku modulace a demodulace, výstup podmínkových řídicích signálů připojen na první vstup bloku časovačích obvodů, výstup řídicích signálů komparace adres připojen na blok čítače adres a výstup indukčních signálů připojen na první vstup ovládacího panelu, blok časovačích obvodů má výstup taktovacích signálů připojen na třetí vstup bloku konverze dat, výstup modulačních signálů připojen na třetí vstup bloku modulace a demodulace a výstup řídicích kódů připojen na druhý vstup bloku řídicích obvodů, blok čítače adres má výstup signálů ekvivalence připojen na třetí vstup bloku řídicích obvodů a výstup okamžité adresy připojen na druhý vstup ovládacího panelu, který má výstup ovládacích signálů připojen na čtvrtý vstup bloku řídicích obvodů a výstup konečné adresy připojen na druhý vstup bloku čítače adres, přičemž blok konverze dat je opatřen sběrnicí paralelních dat pro připojení na první konektor programovatelného logického systému, blok řídicích obvodů je opatřen sběrnicí komunikačních řídicích signálů pro připojení na druhý konektor programovatelného logického systému, blok čítače adres je opatřen adresovou sběrnicí pro připojení na třetí konektor programovatelného logického systému, blok modulace a demodulace je opatřen konektorem pro připojení na signálový konektor zařízení pro magnetopáskový záznam.This problem is solved by a program rewrite circuit according to the invention, which consists of a data conversion block with a serial data signal output connected to a first input of a modulation and demodulation block, whose back serial data output is connected to a first input of a data conversion block. the data conversion block feedback output is connected to the first control block input having the conversion control signal output connected to the second data conversion block input, the write control signal output is connected to the second modulation and demodulation block input, the conditional control signal output is connected to the first input the timing circuit block, the output of the address comparison control signals connected to the address counter block, and the induction signal output connected to the first control panel input, the timing circuit block has the clock signal output connected to the third input of the data conversion block, the modulation signal stage is connected to the third modulation and demodulation block input and the control code output is connected to the second control circuit block input, the address counter block has the equivalence signal output connected to the third control circuit block input, and the instantaneous address output is connected to the second control panel input the control signal output is connected to the fourth input of the control circuit block and the final address output is connected to the second input of the address counter block, wherein the data conversion block is provided with a parallel data bus for connection to the first programmable logic system connector connection to second connector of programmable logic system, address counter block is equipped with address bus for connection to third connector of programmable logic system, modulation and demodulation block is equipped with terminal to connect to the signal connector of the tape recording device.

Výhodou tohoto zapojení je možnost zaznamenat již odladěný program na magnetickou pásku i na běžném magnetofonu a podle potřeby ji kdykoliv zpět nahrát do paměti systému. Pomocí programovacího přístroje se pak daný program zapisuje jen jednou. Hotové programy je tak možno archivovat ve stavu dovolujícím jejich rychlé opětovné použití.The advantage of this connection is the possibility to record the already tuned program on the magnetic tape as well as on a common tape recorder and load it back into the system memory at any time. The program then writes the program only once. The finished programs can thus be archived in a state allowing fast reuse.

Na přiloženém výkrese je uveden příklad provedení, předmětného zapojení představující blokové schéma zapojení.In the accompanying drawing, an exemplary embodiment of the present circuit diagram is shown.

Zapojení sestává z bloku 1 konverze dat s výstupem 11 signálu sériových dat ..připojeným na první vstup 21 bloku 2 modulace a demodulace, jehož výstup 22 zpětných sériových dat je připojen na první vstup 12 bloku 1 konverze dat. Výstup 13 zpětných hlášení bloku 1 konverze dat je připojen na první vstup 31 bloku 3 řídicích obvodů. Blok 3 řídicích obvodů má výstup 32 konverzních řídicích signálů připojen na druhý vstup 14 bloku 1 konverze dat, výstup 33 řídicích signálů zápisu připojen na druhý vstup 23 bloku 2 modulace a demodulace, výstup 34 podmínkových řídicích signálů připojen na první vstup 41 bloku 4 časovačích obvodů, výstup 35 řídicích signálů komparace adres připojen na blok 5 čítače adres a výstup 36 indikačních signálů připojen na první vstup Bl ovládacího panelu 8. Blok 4 časovačích obvodů má výstup 42 taktovacích signálů připojen na třetí vstup 15 bloku 1 konverze dat, výstup 43 modulačních signálů připojen na třetí vstup 24 bloku 2 modulace a demodulace a výstup 44 řídicích kódů připojen na druhý vstup 37 bloku 3 řídicích obvodů. Blok 5 čítače adres má výstup 52 signálů ekvivalence připojen na třetí vstup 38 bloku 3 řídicích obvodů a výstupů 53 okamžité adresy připojen na druhý vstup 62 ovládacího panelu 6, který má výstup 83 ovládacích signálů připojen na čtvrtý vstup 39 bloku 3 řídicích obvodů a výstup 64 konečné adresy připojen na druhý vstup 54 bloku 5 čítače adres. Blok 1 konverze dat je opatřen sběrnicí 10 paralelních dat pro připojení na první konektor 71 programovatelného logického systému 7. Blok 3 řídicích obvodů je opatřen sběrnicí 30 komunikačních řídicích signálů pro připojení na druhý konektor 72 programovatelného logického systému 7. Blok 5 čítače adres je opatřen adresovou sběrnicí 50 pro připojení na třetí konektor 73 programovatelného logického systému. Blok 2 modulace a demodulace je opatřen konektorem 20 pro· připojení na signálový konektor 80 zařízení 8 pro magnetopáskový záznam. Připojení na programovatelný logický systém 7 je provedeno· vícepramenným stíněným kabelem sdružujícím sběrnici 10 paralelních dat, sběrnici 30 komunikačních řídicích signálů s adresovou sběrnicí 50, který je napojen na interfacní jednotku systému. Tato jednotka je opatřena jediným připojovacím konektorem, který v sobě zahrnuje první, druhý a třetí konektor 71, 72, 73 programovatelného lo218040 gického systému 7. Propojení se zařízení 8 pro magnetopáskový záznam je provedeno standardní nahrávací šňůrou.The circuit consists of a data conversion block 1 with a serial data signal output 11 connected to the first input 21 of the modulation and demodulation block 2, whose output 22 of the reverse serial data is connected to the first input 12 of the data conversion block 1. The data conversion output 13 of the data conversion block 1 is connected to the first input 31 of the control circuit block 3. The control circuit block 3 has an output 32 of the conversion control signals connected to the second input 14 of the data conversion block 1, the output 33 of the write control signals connected to the second input 23 of the modulation and demodulation block 2 , the address comparison control output 35 is connected to address counter block 5 and the indicator output output 36 is connected to the first input B1 of the control panel 8. The timing circuit block 4 has output 42 of the clock signals connected to the third input 15 of data conversion block 1, output 43 modulation signals connected to the third input 24 of the modulation and demodulation block 2 and the control code output 44 connected to the second input 37 of the control circuit block 3. The address counter block 5 has an equivalence signal output 52 connected to the third input 38 of the control circuit block 3 and the instantaneous address outputs 53 connected to the second input 62 of the control panel 6 having the control signal output 83 connected to the fourth input 39 of the control circuit block 3 and output 64 the final address is connected to the second input 54 of the address counter block 5. The data conversion block 1 is provided with a parallel data bus 10 for connection to the first connector 71 of the programmable logic system 7. The control circuit block 3 is provided with a bus 30 of communication control signals for connection to the second connector 72 of the programmable logic system 7. a bus 50 for connection to a third connector 73 of a programmable logic system. The modulation and demodulation block 2 is provided with a connector 20 for connection to the signal connector 80 of the magnetic tape recording device 8. The connection to the programmable logic system 7 is made by a multi-stranded shielded cable combining a parallel data bus 10, a communication control signal bus 30 with an address bus 50, which is connected to the system interface unit. This unit is provided with a single connection connector which includes the first, second and third connectors 71, 72, 73 of the programmable logic system 7. The connection to the magnetic tape recording device 8 is made by a standard recording cord.

Jednotlivé instrukce programu mezi programovatelným logickým systémem 7 a předmětným zapojením přenášejí obousměrným paralelním osmibitovým kanálem jištěným jedním paritním bitem. Protože délka jedné instrukce programovatelného logického systému 7 je šestnáct bitů, přenáší se instrukce dvoufázově po osmi bitech. Přeměna instrukcí na sériový tvar a naopak se provádí v bloku 1 konverze dat. Při zápisu programu na magnetickou pásku se vyslaná instrukce zapíše do šestnáctibitového registru, odkud se pomocí šestnáctibitového· multiplexeru prostřednictvím taktovacích signálů z bloku 4 časovačích obvodů přemění na sériový tvar. V tomto bloku se ještě ke každé instrukci generuje jako sedmnáctý bit parita. Při přepisu programu z magnetické pásky do řídicí paměti programovatelného logického systému 7 vstupuje do bloku 1 konverze dat z bloku 2 modulace a demodulace instrukce v sériovém tvaru. Prostřednictvím taktovacích signálů z bloku 4 časovačích obvodů je informace postupně načtena do šestnáctibitového posuvného registru a přepsána do pomocného registru, odkud je přes multiplexer přenesena dvoufázově osmibitovou sběrnicí 10 paraleních dat do programovatelného logického systému 7 na příslušnou adresu paměti. Blok 2 modulace a demodulace provádí, pomocí modulačního signálu z bloku 4 časovačích signálů, při zápisu programu na magnetickou pásku dvouhodnotovou kmitočtovou modulaci sériových dat, přicházejících z bloku 1 konverze dat. Modulovaný signál je zde dále upraven na úroveň vhodnou pro záznam na magnetickou pásku. Při čtení z magnetické pásky jsou snímané signály zesíleny a tvarovány na modulovaný logický signál, ze kterého je modulačním obvodem vytvořen původní datový signál, který je jako zpětná sériová data veden do bloku 1 konverze dat k dalšímu zpracování. Celý pochod přenosu a konverze dat je v obou směrech a jejich modulace je koordinována komplexem řídicích signálů, a to řídicími signály zápisu, konverzními řídicími signály a zpětnými hlášeními. Tyto signály jsou generovány blokem 3 řídicích obvodů. Řídicí obvody jsou tvořeny kombinačně-sekvenční sítí, ve které se vytváří vzájemné vztahy mezi jednotlivými řídicími signály podle režimu zvoleného ovládacími signály z ovládacího panelu 6 a synchronně s komunikačními řídicími signály programovatelného logického systémuThe individual program instructions between the programmable logic system 7 and the circuit in question transmit a two-way parallel eight-bit channel protected by one parity bit. Since the length of one instruction of the programmable logic system 7 is sixteen bits, the instruction is transmitted in two phases by eight bits. Conversion of instructions to serial form and vice versa is performed in block 1 of data conversion. When a program is written to a magnetic tape, the transmitted instruction is written to a 16-bit register, where it is converted to a serial form by means of the 16-bit multiplexer via clock signals from block 4 of the timer circuits. In this block, parity is generated as a seventeenth bit for each instruction. When the program is written from the magnetic tape to the control memory of the programmable logic system 7, the data conversion from block 2 of modulation and demodulation of the instruction enters into block 1 in serial form. By means of the clock signals from the timer circuit block 4, the information is successively read into the 16-bit shift register and transcribed to the auxiliary register, where it is transmitted via a multiplexer via a two-phase 8-bit parallel data bus 10 to the programmable logic system 7 to the corresponding memory address. The modulation and demodulation block 2 performs a two-value frequency modulation of the serial data coming from the block 1 of the data conversion when the program is written to the magnetic tape using the modulation signal from the block 4 of the timing signals. Here, the modulated signal is further adjusted to a level suitable for recording onto a magnetic tape. When read from the magnetic tape, the sensed signals are amplified and formed into a modulated logic signal, from which the original data signal is generated by the modulation circuit, which is sent as back-up serial data to data conversion block 1 for further processing. The whole process of data transmission and conversion is in both directions and its modulation is coordinated by a complex of control signals, namely write control signals, conversion control signals and feedback signals. These signals are generated by the control circuit block 3. The control circuits consist of a combinational-sequential network in which the relationships between the individual control signals are established according to the mode selected by the control signals from the control panel 6 and synchronously with the communication control signals of the programmable logic system.

7. Časové souvislosti mezi jednotlivými řídicími signály jsou odvozeny z řídicích kódů generovaných v bloku 4 časovačích obvodů. Blok 5 časovačích obvodů obsahuje základní oscilátor a kaskádu děličů, které generují soustavu taktovacích signálů. Tato jednotka též obsahuje pevnou paměť řídicích kódů, cyklicky vysílaných, jejichž dekódováním v bloku 3 řídicích obvodů vzniká část řídicích signálů.7. The temporal relationships between the individual control signals are derived from the control codes generated in block 4 of the timer circuits. The timing circuit block 5 includes a basic oscillator and a cascade of dividers that generate a set of clock signals. This unit also includes a fixed memory of control codes, transmitted cyclically, whose decoding in the control circuit block 3 generates a portion of the control signals.

Blok 5 čítače adres slouží pro adresování jednotlivých instrukcí programu v paměti systému. Obsahuje dvanáctibitový binární čítač adres, dva dvanáctibitové komparátory dat a čtyřdekádový převodník kódu BCD na binární číslo. Do tohoto bloku jsou adresovou sběrnicí 50 přivedeny adresy programovatelného logického systému 7. V okamžiku, kdy vznikne koincidence čítače adres v bloku 5 čítače adres adresou generovanou řadičem programovatelného logického systému 7, vytvoří se signály ekvivalence a dojde ke komunikaci mezi blokem 1 konverze dat a právě adresovaným slovem v řídicí paměti. Činnost řadiče programovatelného logického systému 7‘ tedy není předmětným zapojením nijak blokována. Po přenosu instrukce se čítač adres inkrementuje a celý cyklus se opakuje, konkrétní program se vypisuje z řídicí paměti neboj zapisuje do řídicí paměti vždy od nulové adresy do určité konečné adresy. Proto se vždy před výpisem programu z řídicí paměti nebo před zápisem do řídicí paměti čítač adres automaticky nuluje. Konečná adresa programu se předvolí dekadicky na ovládacím panelu 6 pomocí čtyř palcových přepínačů. Předvolená konečná adresa se v bloku 5 čítače adres převádí z kódu BCD na binární tvar a vede se do· komparátoru dat. Při koincidenci konečné adresy s čítačem adres se činnost zařízení se zapojením podle vynálezu ukončí. Na ovládacím panelu 6 jsou umístěny ovládací, nastavovací a indikační prvky. Je zde síťový spínač, tlačítka startu, stopu a volby režimu, vytvářející ovládací signály pro blok 3 řídicích obvodů a palcové přepínače pro předvolbu konečné adresy. Dále je zde čtyřdekádová číselná displej pro indikaci okamžité adresy, do níž přichází signály okamžité adresy z bloku 5 čítače adres a Indikátory činnosti zapojení režimu a chyby parity, které jsou buzené indikačními signály z bloku 3 řídicích obvodů. Je-li zajištěna chyba parity, ukončí se činnost zařízení a na ovládacím panelu je signalizována chyba parity a na číselné displeji je zobrazena adresa instrukce, u které k chybě parity došlo.The address counter block 5 is used to address individual program instructions in the system memory. It contains a 12-bit binary address counter, two 12-bit data comparators, and a four-digit BCD to binary converter. The addresses of the programmable logic system 7 are fed to this block by address bus 50. At the time the address counter coincidence occurs in address counter block 5 with the address generated by the programmable logic system controller 7, equivalence signals are generated and communication between data conversion block 1 and address word in the control memory. The operation of the programmable logic system controller 7 7 is therefore not blocked by the circuit in question. After transmission of the instruction, the address counter is incremented and the whole cycle is repeated, a specific program is output from the control memory or is written to the control memory always from the zero address to a certain final address. Therefore, the address counter is automatically reset before a program is written from the control memory or written to the control memory. The final address of the program is preset decimally on the control panel 6 using the four inch switches. In the address counter block 5, the default end address is converted from the BCD code to a binary form and fed to the data comparator. When the final address coincides with the address counter, the operation of the wiring device according to the invention is terminated. Control, adjustment and indicating elements are located on the control panel 6. There is a network switch, start, stop, and mode buttons, generating control signals for the control circuit block 3 and thumb switches for presetting the final address. Furthermore, there is a four-digit numeric display for indicating the instantaneous address, to which the instantaneous address signals from block 5 of the address counter and the Mode Wiring and Parity Error Indicators, which are driven by the indication signals from the control circuit block 3, arrive. If a parity error is provided, the device stops operating and the control panel signals a parity error and the numeric display shows the address of the instruction at which the parity error occurred.

Claims

SUBJECT

A circuit for transcribing programs from a programmable logic control system memory to a magnetic tape recording and writing them into a system memory, characterized in that it comprises a data conversion block (1j) with a serial data signal output (11) connected to the first input (21) of the block ( 2) modulation and demodulation, whose output (22) of the back serial data is connected to the first input (12) of the data conversion block (1), the output (13) of the feedback reports of the block (1) is connected to the first input (31) of the block (3j) the control circuit output having the conversion control signal output (32) connected to the second input (14) of the data conversion block (1j), the write control signal output (33) connected to the second input (23) of the modulation and demodulation block (2) (34) the conditional control signals coupled to the first input (41) of the timer circuit block (4), the address comparison control output (35) connected to the address counter block (5), and the output (36J) the indication signals connected to the first input (61) of the control panel (6), the timer circuit block (4) has a clock signal output (42) connected to the third input (15) of the data conversion block (1), the modulation output (43)

OF THE INVENTION connected to the third input (24) of the modulation and demodulation block (2) and the control code output (44J) connected to the second input (37) of the control circuit block (3), the address counter block (5) has output (52) to the third input (38) of the control circuit block (3) and the instant address output (53J) connected to the second input (62) of the control panel (6) having the control signal output (63) connected to the fourth input (39) of the block (3) control circuitry and a final address output (64) coupled to a second input (54J) of the address counter block (5), the data conversion block (1) having a parallel data bus (10) for connection to the first connector (71) of the programmable logic system (7) ), the control circuit block (3) is provided with a communication control signal bus (30) for connection to a second connector (72) of the programmable logic system (7), the address counter block (5) is provided with an address bus (50). for connection to a third connector (73) of the programmable logic system, and the modulation and demodulation block (2) is provided with a connector (20) for connection to a signal connector (80J) of the magnetic tape recording device (8).