CS217691B1 - Zapojenie riadiaceho obvodu krokových motorov - Google Patents

Description

Vynález sa týká riadiaceho obvodu krokových motorov s reverzibilným čítačom a pamáťou PROM.

Doteraz známe riadiace obvody pre krokové motory sú riešené ako logické a sekvenčně obvody tvořené pomocou prvkov malej integrácie, čo pre riadenie váčšieho počtu krokových motorov představuje poměrně vela použitých integrovaných obvodov a zložité plošné spoje. Každá změna algoritmu riadenia si vyžaduje změnu zapojenia riadiaceho obvodu.

Vyššie uvedené nedostatky odstraňuje zapojenie riadiaceho obvodu krokových motorov podl’a vynálezu, ktorého podstatou je, že generátor riadiacich impulzov je svojím výstupom cez přepínač striedavo připojený na vstup reverzibilného čítača pre počítanie vpřed a na vstup reverzibilného čítača pre počítanie vzad. Nultý binárny výstup reverzibilného čítača je připojený na nultý adresový vstup památe PROM. Prvý binárny výstup reverzibilného čítača je připojený na prvý adresový vstup památe PROM. Druhý binárny výstup reverzibilného čítača je připojený na druhý adresový vstup památe PROM a třetí binárny výstup reverzibilného čítača je připojený na třetí adresový vstup památe PROM. Na významovo vyšší adresový vstup památe PROM je připojený přepínač logických úrovní. Z památe PROM vyúsťuje priamy výstup a inverzný výstup.

Zapojením riadiaceho obvodu krokových motorov podía vynálezu sa docieli jednoduchým zapojením možnosť programového riadenia režimu činnosti krokového motora a možnosť budenia róznych spínacích stupňov vyžadujúcich priame, alebo inverzně logické signály.

Na pripojenom výkrese je znázorněná bloková schéma zapojenia riadiaceho obvodu krokového motora.

Zapojenie riadiaceho obvodu krokového motora pozostáva z generátora 10 riadiacich impulzov, ktorý je svojím výstupom 11 cez přepínač 12 striedavo připojený na vstup 21 reverzibilného čítača 20 pre počítanie vpřed a na vstup 22 reverzibilného čítača 20 pre počítanie vzad. Nultý binárny výstup 23 reverzibilného čítača 20 je připojený na nultý adresový vstup 31 památe 30 PROM. Prvý binárny výstup 24 reverzibilného čítača 20 je připojený na prvý adresový vstup 32 památe 30 PROM. Druhý binárny výstup 25 reverzibilného čítača 20 je připojený na druhý adresový vstup 33 památe 30 PROM. Třetí binárny výstup 26 reverzibilného čítača 20 je připojený na třetí adresový vstup 34 památe 30 PROM. Na významovo vyšší adresový vstup 35 památe 30 PROM je připojený přepínač 40 logických úrovní. Z památe 30 PROM vyúsťuje priamy výstup 37 a inverzný výstup 38.

Podía toho či sú riadiace impulzy z generátora 10 přivedené na vstup 21 reverzibilného čítača 20 pre počítanie vpřed, alebo na vstup 22 reverzibilného čítača 20 pre počítanie vzad, reveřzibilný čítač 20 zvyšuje, alebo znižuje svoj obsah, ktorý je vyjádřený binárnym číslom na binárnych výstupoch 23, 24, 25, 26 reverzibilného čítača 20. Pretože tieto sú přivedené na adresové vstupy 31, 32, 33, 34 památe 30 PROM, bude sa na priamom výstupe 37 památe 30 PROM a na inverznom výstupe 38 památe 30 PROM objavovať obsah zodpovedajúci adrese danej binárnym číslom na binárnych výstupoch 23, 24, 25, 26 reverzibilného čítača 20. Změnu algoritmu riadenia možno dosiahnuť změnou logického stavu na významovo vyššom adresovom vstupe 35 památe 30 PROM, čím sa na priamom výstupe 37 památe 30 PROM a na inverznom výstupe 38 památe 30 PROM budú objavovať obsahy pamáťových miest zodpovedajúce adrese danej binárnym číslom na binárnych výstupoch 23, 24, 25, 26 zvýšené o příslušný rád významovo vyššieho adresového vstupu 35.

Claims (1)

1. PREDMET VYNALEZU Zapojenie riadiaceho obvodu krokových motorov s reverzibilným čítačom a pamáťou PROM vyznačujúce sa tým, že generátor (10) riadiacich impulzov je svojím výstupom (11) cez přepínač (12) striedavo připojený na vstup 21 reverzibilného čítača (20) pre počítanie vpřed a na vstup (22) reverzibilného čítača (20) pre počítanie vzad, pričom nultý binárny výstup (23) reverzibilného čítača (20) je připojený na nultý adresový vstup (31) památe (30) PROM, prvý binárny výstup (24) reverzibilného čítača (20) je připojený na prvý ad- resový vstup (32) památe (30) PROM, druhý binárny výstup (25) reverzibilného čítača (20) je připojený na· druhý adresový vstup (33) památe (30) PROM a třetí binárny výstup (26) reverzibilného čítača (20) je připojený na třetí adresový vstup (34) památe (30) PROM, kým na významovo vyšší adresový vstup (35) památe (30) PROM je připojený přepínač (40) logických úrovní, zatial čo z památe (30) PROM vyúsťuje priamy výstup (37) a inverzný výstup (38). 1 výkres 217691

   Obr. 1