CS216670B2 - System of connection of the control spare computer - Google Patents

Description

Vynález se týká soustavy spojení řídicího počítače a záložního počítače v podstatě shodného s. řídicím počítačem, vytvářejícím paralelní synchronní spojení řídicího a · záložního počítače, která sestává z generátorů pulsů společného pro oba počítače a spojeného s nimi pomocí časové sběrnice, která je součástí soustavy sběrnic, přičemž každý počítač obsahuje adresovatelné funkční jednotky, například paměťovou a aritmetickou jednotku a řídicí registr, které jsou navzájem propojeny datovým! sběrnicemi a adresovou a povelovou sběrnicí, které jsou součástí soustavy sběrnic, přičemž alespoň jedna z funkčních jednotk obsahupe řadu volitelných instrukčních registrů.

Je znám způsob spolupráce zařízení na zpracování dat, při kterém se záložní počítač předem připravý pro konečný start. Při této přípravě se řídicí počítač připraví · pro paralelní provoz. Startovací průběh se ' do obou počítačů zavede přípravou startovacích instrukcí. Při tom se například vydá povel do záložního počítače k přerušení jakéhokoliv testovacího programu, dále následuje povel do řídicího počítače vydat při nejbližší příležitosti impuls pohotovosti pro start, například při ukončení rutinového programu.

Dalším způsobem spolupráce je opatření záložního počítače daty, takže tento, bylo-li třeba, může kdykoliv převzít řízení procesu. Dalším velmi důležitým způsobem spolupráce je kontinuální srovnání dat, pro které se může zavést kanál pro převádění dat. Čtvrtým způsobem spolupráce je provedení diagnózy vadného počítače pomocí identického bezvadného počítače.

Dále existují četné možnosti spolupráce dvou identických počítačů. Pod pojmem „paralelní synchronní spolupráce” je zde třeba chápat, že se na řízený proces připojí vstupy obou zařízení na zpracování dat a výstup řídicího zařízení. Data, která obě zařízení momentálně vyrábějí, se kontinuálně navzájem porovnávají. Při výskytu chyby zastaví .se proces řízení jen na dobu, než se zjistí, které z obou zařízení je chybné. Pak řízení pokračuje pouze pomocí zařízení, které je v pořádku, a chyba se co· nejdříve odstraní, protože· při tomto stavu provozu se musí pracovat bez kontinuálního· porovnávání dat. Takové uspořádání se také nazývá „dvojče”.

U soustav skládajících se z řídicího zařízení a rezervního zařízení, pracujících paralelně synchronně se synchronizace dosahuje pomocí synchronizačních impulsů, vyvozovaných například · generátorem synchronizačních impulsů, společným oběma zaří216670 zením a napojeným vždy na synchronizační sběrnice příslušející k soustavě sběrnic každého zařízení na zpracování dat. Každé zařízení na zpracování dat obsahuje větší množství adresovatelných funkčních jednotek, například paměťových a aritmetických, řídicí registr, mezi nimiž jsou dopravována data, resp. adresy a povely pomocí sběrnic dat, resp. povelů ústících do zmíněné soustavy sběrnic, a z nichž alespoň jedna funkční jednotka obsahuje řadu výběrových registrů instrukcí, v nichž jsou uloženy instrukce, . které jsou v průběhu jedné pracovní periody, aktivované synchronizačním generátorem a zahrnující celou řadu synchronizačních fází, čteny a zpracovány.

Výše zmíněná synchronizační fáze definuje nejmenší oasový úsek, který je k dispozici pro logickou změnu stavu při použitém zpracování dat.

Jedno takové zařízení na zpracování dat se soustavou povelových sběrnic a datových sběrnlc je popsáno v americkém patentovém spisu č. 3 631 401. V porovnání se známějším zařízením na zpracování dat, určeným pro jednu jedinou určitou úlohu a proto poměrně nepřizpůsobivým co do možnosti použití pro nové další úkoly, rozšíření nebo schopnosti modernizování · jednotlivých součástí, je výše uvedené zařízení podle výše uvedeného amerického· patentu, to jest tzv. zařízení na zpracování dat obsahujcích všeobecnou soustavu sběrnic, přizpůsobivé.

Díky všeobecné soustavě sběrnic, zahrnující množství paralelních vodičů pro přenos dat, adres a instrukcí v paralelní a číslicové formě, na kteréžto vodiče jsou napojeny veškeré části zařízení . na zpracování dat, získá se stavebnicový systém, v němž funkční jednotky zařízení na zpracování dat tvoří stavebnicové prvky. Funkční jednotky jsou napojeny na soustavu všeobecných sběrnic jednotným způsobem pomocí jednotných tzv. stykových . členů nebo spojovacích jednotek, například ve formě registrů ovládaných- .kódy. Volbou vhodných stavebnicových prvků . lze získat nejrůznější konstrukce pro .- zařízení na zpracování dat, například minikomputor, . - kalkulátory nebo zařízení na zpracování dat v reálném čase, k řízení . jednoduchých nebo složitých procesů.

Zmíněný stavebnicový princip všeobecné ' soustavy sběrnic je používán také při stavbě telemechanických zařízení, řízených zařízeními na zpracování dat v reálném čase. Řízení telemechanických procesů v reálném čase . však klade takové nároky, jež podmiňují rozlišování rychle pracujících funkčních jednotek od oněch, jež pracují pomalu, tzn., že . je nutné zavést pro různé rychlosti zpracování dat různé soustavy sběrnic, při čemž vyrovnávací jednotky, opatřené stykovými členy, představují spojovací orgány mezi soustavami sběrnic. Vyzbrojí-li se centrální funkcí jednotky tvořící řídicí část zařízení na zpracování dat, a zmíněné vyrovnávací jednotky mezi centrálními . a .perifer ními jednotkami velmi rychle reagujícími logickými členy, například obvody TTL, to jest tranzistor-tranzistor logikou, a připojí-li se k centrální soustavě sběrnic, mají vlastnosti soustavy sběrnic za následek dosažení hranice, již je nutno brát v úvahu při výpočtu výsledné rychlosti zpracování dat. Rychlost přenosu dat dosažitelná jednou sběrnicí je totiž ovlivňována počtem stykových členů, tj. počtem . připojených funkčních jednotek a geometrickými délkami vodičů v soustavě sběrnic. Přizpůsobené omezení počtu centrálních částí má tudíž za následek optimálně krátké periody zpracování .. dat přes zmíněnou centrální soustavu sběrnic a tím také velmi efektivní řízení telemechanického procesu v reálném čase.

V zařízení na zpracování dat řízeném v reálném . čase jsou periody zpracování řízeny synchronizačními impulsy ze synchronizačního generátoru, který je napojen na funkční jednotky přes synchronizační sběrnici, příslušející k soustavě sběrnic. Zpracování . instrukce platí pro určitý počet, například čtyři . synchronizační impulsy a probíhá například následovně: Mají-li být dopravována data z vysílací k přijímací funkční jednotce, obdrží instrukce, mimo kód vyjádřující dopravu adresy vysílající a přijímající funkční jednotky v číslicové formě. Čítač sledů instrukcí aktivuje příslušný registr instrukcí v průběhu všech synchronizačních fází periody zpracování, takže kód a adresy jsou přiváděny povelovým sběrnicím soustavy sběrnic po celou dobu periody zpracování. V průběhu druhé až čtvrté synchronizační fáze jsou datovým sběrnicím přiváděny data vysílající funkcí jednotky. Konečně jsou v průběhu čtvrté synchronizační fáze zmíněná data zapsána u přijímací funkční jednotky. Jelikož je při změně logického stavu v soustavě sběrnic nutno počítat se zakmi- . táváním, je takovéto nebo podobné rozdělení fází period zpracování nutné, a aby bylo dosaženo co možná nejrychlejšího zpracování dat, volí se kmitočet synchronizačního generátoru tak . vysoký, aby časová zpoždění mohla být na základě zmíněného zakmitávání .. a , reakčních dob prvků právě .ještě ovládána. Synchronizační kmitočet 20 MHz a perioda zpracování 200 ns jsou běžné případy v praxi.

Spolupracují-li zařízení na zpracování dat ' se všeobecnými sběrnicemi, například u soustavy skládající se z řídicího a rezervního zařízení,. přinášejí zmíněná zpoždění různé problémy. Jak je v předu uvedeno, rezervní zařízení . je například používáno k tomu, aby pomocí . kontinuálního srovnávání mezi daty momentálně vyráběnými oběma zařízeními, byla . zvýšena spolehlivost řízení v reálném čase . a .. provozní spolehlivost řízení tím, že přes chybu . vzniklou v jednom z obou zařízení ... bylo možno pokračovat v řízení bezchybného zařízení, . ovšem bez zmíněného kontinuálního srovnávání. Po diagnóze chyb216670 něho zařízení na zpracování dat pomocí zařízení řízeného v reálném čase a po opravě chybného zařízení se opětovně zahájí paralelně synchronní provoz, přičemž výchozí poloha je, že řídicí zařízení na zpracování dat pracuje osamoceně a že rezervní zařízení není zásobeno daty, tj. že data uložená v zařízení na jejich zpracování nesouhlasí. Spolupráce spočívá v tom, rezervní zařízení na zpracování dat je přesně určeným způsobem· uvedeno paralelně synchronně v činnost s řídicím zařízením· na zpracování dat, že· okamžitá data zařízení na zpracování dat jsou kontinuálně srovnávána a že je provedena diagnóza chybně pracujícího zařízení.

Synchronizace obou zařízení na zpracování dat se nejjednodušeji dosáhne pomocí společného synchronizačního generátoru, jehož synchronizační kmitočet určují synchronizační fáze, resp. periody zpracování obou zařízení. U jiných známých paralelně synchronních systémů na zpracování dat je každé zařízení řízeno vlastním synchronizačním generátorem, přičemž synchronizační generátory jsou mezi sebou synchronizovány. Přes exaktní synchronizaci získanou jedním z uvedených způsobů vznikají v důsledku zmíněných zpoždění, způsobených zakmitáváním a reakčními dobami prvků, fázová posunutí mezi periodami zpracování obou zařízení. Dostaví-li se, jak je v uvedeném příkladu popsáno, stabilní logický stav v soustavě sběrnic osamoceně pracujícího· zařízení na zpracování dat teprve ve čtvrté fázi period zpracování, je· již zmíněné kontinuální srovnávání mezi okamžitými daty spolupracujících zařízení sporné, má-li · fázové· posunutí mezi zařízeními velikost řádově jedné synchronizační fáze.

Tento problém·, vznikající na základě fázových posunutí mezi zařízeními na zpracování dat,· je řešen existujícím· zařízením vybaveným děličem kmitočtu, jehož pomocí lze fázové posunutí zanedbat. V tomto případě pak jsou srovnávána data, například každé druhé periody zpracování. Co se týká ukládání dat, je takovéto uspořádání děliče kmitočtu zcela nepřijatelné, neboť má-li být provedeno· vkládání dat pomocí dat vyrobených řídicím zařízením na zpracování dat, pak musí být veškerá data převedena do·· rezervního· zařízení, aniž je přitom například přeskočena každá druhá perioda zpracování. Známé. metody vkládání dat připouštějí proto· například přerušení řídicí práce až do· doby ukončení vkládání dat.

Jiné triviální řešení spočívá v tom, že se připustí snížení synchronizačního kmitočtu, takže zmíněná fázová posunutí se stanou zanedbatelnými. Takováto řešení však mají za následek všeobecné snížení schopnosti zpracování · dat při řízení v reálném čase.

U dosavadních soustav s řídicím zařízením a rezervním zařízením je při započetí spolupráce obou zařízení nutné přerušit · záznam dat do řídicího zařízení tak dlouho, dokud neskončí program převádění dat z řídicího zařízení do rezervního zařízení. Proto veškeré zařízení po delší dobu není k dispozici pro zpracování dat, například pro řízení procesu apod.

Naproti tomu úkolem vynálezu je umožnit ukládání dat do rezervního zařízení po dobu provozu řídicího zařízení.

Vyřešení tohoto úkolu se dosáhne soustavou spojení řídicího počítače a záložního· počítače podle vynálezu, jehož podstatou je, že sestává ze zdroje startovacích impulsů, spojeného· s generátorem hodinových impulsů a připojeného k soustavám sběrnic obou počítačů, přičemž datová sběrnice řídicího počítače je spojena s datovou sběrnicí záložního· počítače přenosovým kanálem· dat s dopravním zpožděním jednosměrným směrem: k záložnímu počítači, a ve zdroji startovacích impulsů je· na straně záložního počítače zapojen zpožďovací obvod se zpožděním· rovným dopravnímu zpoždění přenosového kanálu dat.

Další účelná provedení, resp. zdokonalení jsou uvedena v dalších bodech předmětu vynálezu.

Soustavou spojení řídicího počítače a záložního· počítače· podle vynálezu se umožní spolupráce dvou zařízení na zpracování informací, aniž je přitom nepříznivě ovlivňována rychlost zpracování informací v zařízení pracujícím bez redundance a aniž je přitom narušena právě vykonávaná práce řídicím- zařízením.. Vkládání dat se provádí bez přerušení činnosti řídicího zařízení, i když· při převádění dat z řídicího, zařízení do· záložního zařízení dochází k časovým zpožděním, která jsou v podstatě při zpracování instrukcí v záložním zařízení na zpracování dat nepřípustná.

V dalším· bude vynález blíže vysvětlen s odkazem na výkresy, kde je na obr. 1 až 3 znázorněna soustava spojení řídicího a záložního· počítače, s různými příklady zapojení.

Na obr. 1 až 3 je znázorněn společný synchronizační generátor CG a funkční jednotky FUe, resp. FUr, ústící do řídicího zařízení E, resp. rezervního zařízení R, které jsou navzájem· spojeny pomocí soustavy sběrnic, sestávající z datových sběrnic dbe, resp. dbr, ' povelových sběrnic obe, resp. obr,, a synchronizačních sběrnic tbe, ' resp. tbr. Dále je naznačeno, že každé z obou zařízení na zpracování dat obsahuje řadu · registrů IRSe, resp. IRSr , instrucí, skládající se z několika registrů, v nichž jsou uloženy instrukce, které· jsou po sobě nebo podle jiného pořadí, například podle· pořadí předepsaného skokovou instrukcí, uloženy do zmíněné soustavy pevelových sběrnic. Ze zmíněných registrů instrukcí je značkou BIRe BIRr označen registr počáteční instrukce, · uchovávajjcíinstrukci, která bezděčným způsobem zahajuje činnost příslušného zařízení na zpracování dat. Zmíněné registry ' počáteční instrukce jsou vybírány pomocí . rozběhové skokové instrukce, převedené na příslušnou soustavu povelových sběrnic, jejichž perioda zpracování stanoví synchronizační fáze příslušného zařízení na zpracování dat v průběhu následující spolupráce obou zařízení, jak bude popsáno dále.

Použití skokových instrukcí je součástí všeobecně známé techniky zpracování dat a způsob zpracování skokových instrukcí se dotýká myšlenky vynálezu jen potud, pokud to souvisí se zpracováním instrukcí pomocí soustavy všeobecných sběrnic napojených na funkčí jednotky, jak bylo popsáno v úvodu.

Soustava spojení řídicího počítače a záložního počítače podle vynálezu sestává ze zdroje SP startovacích impulsů, spojeného s generátorem CG hodinových impulsů a připojeného k soustavám sběrnic obou počítačů E, R, přičemž datová sběrnice dbe řídicího· počítače E je spojena s datovou sběrnicí dbr záložního počítače R přenosovým kanálem DCH dat s dopravním zpožděním jednosměrným směrem k záložnímu počítači R a ve zdroji SP startovacích impulsů je na straně záložního počítače R zapojen zpožďovací obvod se spožděním rovným dopravnímu zpoždění přenosového kanálu DCH dat.

Zapojení k umožnění spolupráce mezi zařízeními na zpracování dat se všeobecnými soustavami sběrnic podle vynálezu zahrnuje tedy jako hlavní součásti .kanál DCH na přenos dat a zdroj SP startovacích impulsů s nejméně jedním zpožďovacím obvodem.

Zmíněný kanál DCH na přenos dat probíhá přímo z řídicího zařízení k rezervnímu zařízení na zpracování dat je používán ke spolupráci obou zařízení, například k ukládání dat do rezervního zařízení, což je prováděno pomocí dat, která se v průběhu řídicí práce řídicího zařízení vyskytuje v datových sběrnicích dbe a která jsou kanálem převáděna do datových sběrnic dbr rezervního zařízení, tzn. že vkládání dat do rezervního' ' zařízení je prováděno tak, že přitom vůbec není rušeno řízení v reálném čase řídicího zařízení. Jak vyplývá z úvodních vysvětlení, . jsou funkční jednotky zařízení na zpracování dat, vytvořeného. podle principu všeobecných sběrnic, uspořádány tak, že geometrické rozměry systému sběrnic jsou co nejmenší.

Při paralelní práci dvou zařízení na zpracování . dat vznikají však mezi oběma zařízeními takové vzdálenosti, že pro přenos dat je například používáno symetrické vedení mezi systémy sběrnic, z čehož plyne, že kanál pro přenos dat má ve srovnání se systémem datových sběrnic dvojnásobný počet drátů, včetně zesilovače impulsů a regenerátorů impulsů. Konstrukce kanálu pro přenos dat je na výkresech znázorněna pouze principiálně, jelikož je možno použít mnoho různých druhů uspořádání. Je třeba brát zřetel na to, že všechna řešení vnucují pře8 nášeným datům časové zpoždění, které překračuje dobu jedné periody u zmíněného a oběma zařízením společného synchronizačního generátoru CG.

V průběhu vkládání dat vyrábí rezervní . zařízení chybná data, která nesmí být vysílána do adresované funkční jednotky FUr. Proto patří k přenosovému kanálu dat řídicí paměť CM k ručnímu nebo automatickému zaznamenání přenosového stavu, která řídí převáděcí logický člen TL, za účelem otevření převáděcího kanálu a zároveň zabránění přenosu zmíněných chybných dat, je-li zaznamenán přenosový stav ts.

U provedení znázorněných na obr. 1 a 3 je soustava sběrnic rezervního zařízení na zpracování dat rozdělena na přijímací část, pomocí . které jsou data dopravována k jedné z funkčních jednotek, a na část vysílací, jejíž pomocí jsou data z jedné z funkčních jednotek odváděna. Pomocí prvního hradlového obvodu Gl, patřícího k převáděcímu logickému členu tL·, jsou zmíněné části soustavy sběrnic navzájem propojeny, resp. odděleny, v závislosti na tom, pracuje-li rezervní zařízení normálně nebo je-li v řídicí paměti zaznamenán převáděcí stav. Dále spojuje převáděcí logický člen TL pomocí druhého hradlového obvodu G2 v průběhu vkládání dat zmíněnou část se soustavou sběrnic dbe řídicího zařízení, jehož logický stav je v průběhu period zpracování tímto způsobem převáděn k adresovaným funkčním jednotkám obou zařízení na zpracování dat.

U provedení podle obr. 2 není převáděcí stav obecně zaznamenáván pro celý systém, nýbrž odděleně pro. každou jednotlivou ' funkční jednotku zvlášť. V tomto případě je zmíněný druhý hradlový obvod G2 převáděcího logického členu aktivován k otevření přenosu dat z řídicího do rezervního zařízení pomocí hradla G, patřícího k stykovému členu příslušné funkční jednotky a jehož aktivační podmínky jsou, že vysílací dekodér SDEC zachytil pomocí povelových sběrnic adresování příslušné funkční jednotky za účelem vysílání dat a že je zaznamenán převáděcí stav ts v řídicí paměti CM funkční jednotky, která nastupuje místo shora uvedené společné řídicí paměti nebo . navíc k této. Místo zmíněného. rozdělení datových sběrnic na přijímací a vysílací část rezervního zařízení a namísto zmíněného prvního hradlového obvodu převáděcího logického členu je v tomto případě v rezervním zařízení používán . vysílací ' hradlový obvod SG, patřící k stykovému členu příslušné funkční jednotky, která je jedním svým vstupem zapojena na zmíněnou řídicí paměť CM funkční jednotky k ručnímu nebo automatickému zaznamenávání převáděcího stavu ts pro tuto funkční jednotku. V důsledku zaznamenaného převáděcího stavu je zabráněno vyslání dat do rezervního zařízení, ' zatímco' zaznamenaný převáděcí stav v jedné z funkčních jednotek řídicího zařízení neovlivní vysílání dat do řídicího zařízení.

K vůli přehlednosti je na obr. 2 znázorněn pouze stykový člen soustavy sběrnic rezervního zařízení. K tomu patří registr REG stykového členu, přijímací dekódér RDEC a přijímací hradlový obvod RG, které přistupují ke zmíněnému hradlu G, řídicí paměti CM, vysílacímu dekodéru SDEC a vysílacímu hradlovému obvodu SG. Pomocí synchronizační sběrnice tbe v soustavě sběrnic je vysílací, resp. přijímací hradlový obvod řízen tak, že aktivace nastává pouze v průběhu synchronizačních fází určených pro vysílání, resp. pro příjem.

Vyslání dat z registru stykového členu přes vysílací hradlový obvod k datovým sběrnicím dbr soustavy sběrnic, resp. příjem dat z datových sběrnic přes přijímací hradlový obvod k registru stykového členu nastává tehdy, zachytí-li vysílací, resp. přijímací dekodér, připojeny k datovým sběrnicím soustavy sběrnic, adresování funkční jednotky k vysílání dat, resp. k příjmu dat, a aktivuje jeden ze vstupů vysílacího, resp. přijímacího hradlového obvodu.

Zmíněný zdroj SP rozběhových impulsů obsahuje jednotku IU přerušovaného signálu a rozběhové obvody SDe a SDr k rozběhu příslušného zařízení E, resp. R na zpracování dat. Jednotka přerušovaného signálu je na výkresech znázorněna jako přídavná funkční jednotka, jejíž stykový člen je obvyklým způsobem napojen na soustavu sběrnic řídicího zařízení. To však neznamená, že soustavě sběrnic je nutno přisuzovat přídavnou impendanční zátěž, jelikož jednotka přerušovaného signálu ve skutečnosti přechází do přerušovací jednotky, která z důvodů přehlednosti není na výkresech znázorněna, je však obsažena ' v každém zařízení na zpracování dat řízeném v reálném čase k řízení telemechanického zařízení. Úkolem takovéto o sobě známé přerušovací jednotky je přijímat docházející přerušovací signály, tyto priorizovat a pro každou změnu priority vydat skokovou instrukci, která ve sledu registru instrukcí vybere počáteční instrukci příslušející příslušné prioritní hladině.

U soustavy skládající se z řídicího a rezervního zařízení na zpracování dat, vyvolá primární rozběhový impuls ps pro rozběh paralelně synchronního provozu takový přerušovací signál v každém ze zařízení na zpracování dat. Pro vysvětlení principiálního uvedení v chod startovacího průběhu pro paralení provoz obou zařízení na zpracování dat jsou na výkresech znázorněny bistabilní klopný obvod . F, volací jednotka CD a dekodér DEC. Zmíněný bistabilní klopný obvod F je pomocí uvedeného primárního rozběhového impulsu uváděn do první stabilní polohy a, čímž se aktivuje volací jednotka. Do sledu registrů instrukcí je vkládán registr, který je pravidelně vybírán a v němž je uložena dopravní instrukce pro eventuální přerušovací signály přerušovací jednotky. Přerušovací signál vycházející od zmíněné volací jednotky CD je v řídicím zařízení na zpracování dat například tak priorizován, že právě zpracovávaná instrukce k řízení v reálném čase se uzavře a vybere se registr instrukcí obsahující instrukci k dopravení kódovaného jasného signálu pro rozběh spolupráce do jednotky IU přerušovacího signálu, jejímž zmíněný dekodér DEC přemění zmíněný jasný signál na sekundární rozběhový impuls ss, který převede bistabilní klopný obvod F do druhé stabilní polohy b. Aniž je tedy brán zřetel na určité konstrukčí prvky, spočívá úloha jednotky přerušovacího signálu v tom, že v důsledku aktivace pomocí primárního startovacího, resp. rozběhového impulsu ps přeruší probíhající řídicí práci a vyvolá sekundární rozběhový impuls ss pro paralelní provoz obou zařízení na zpracování dat. Vezme-li se v úvahu shora uvedený příklad, že totiž jedna perioda zpracování jedné instrukce zahrnuje čtyři synchronizační ' fáze a že jedna funkční jednotka adresovaná pro příjem dat registruje v průběhu poslední synchronizační fáze periody zpracování vysílaná data, vyskytne se zmíněný sekundární impuls pro rozběh na výstupu jednotky pro přerušovací signál ve čtvrté synchronizační fázi periody zpracování, v níž je prováděna instrukce pro dopravu jasného signálu.

Pro zmíněné rozběhové obvody SDe SDr, obsažené ve zdroji SP rozběhových impulsů, platí stejně tak j‘ako pro jednotku přerušovacích signálů, že jde o obvody, které se vyskytují také v jednotlivě pracujících zařízeních na zpracování dat. Pro vysvětlení principiálního uvedení v chod jednotlivého provozu jsou na výkresech znázorněny registry SIR rozběhových instrukcí a první a druhý vysilač fáze PG1 a PG2, postupně zapojované synchronizačním generátorem.

Zmíněné registry rozběhových instrukcí ukládají rozběhové instrukce, které jsou v podstatě skokovými instrukcemi. Rozběhová instrukce převedená do povelové . sběrnice adresuje funkčí jednotku opatřenou řadou instrukčních registrů a vybírá z ní shora uvedený registr BIR rozběhových instrukcí, popřípadě přes řadu registrů BLR slepých instrukcí, jak to bude vysvětleno v souvislosti s obr. 2.

Zmíněný první vysílač PG1 fáze obsahuje posuvný registr k postupnému zapojování spouštěcího impulsu, například zmíněného sekundárního rozběhového impulsu ss, přičemž v různých formách provedení navrženého zapojení je postupné zapojování používáno k tomu, aby byly zjištěny jednotlivé periody zpracování nebo jejich části nebo části časového zpoždění, jak bude dále popsáno.

Uvedený druhý vysílač PG2 fáze obsahuje kruhový krokový řetěz, jehož počet stupňů souhlasí s počtem synchronizačních fází periody zpracování. Podle příkladu praktického použití má tudíž druhý vysílač fáze čtyři řadicí stupně, které cyklicky aktivují výstupy vysílače spojené s příslušnými synchronizačními sběrnicemi.

Kruhový krokový řetěz je opatřen vstupem o, který v aktivovaném stavu . nastavuje řetěz na nulu, který v této poloze setrvává tak dlouho, až aktivovaný vstup s rozběhne krokové spínání. Tímto způsobem definuje logický stav periody zpracování v synchronizačních sběrnicích všeobecné soustavy sběrnic a jejich rozdělení na synchronizační fáze.

U provedení znázorněného na obr. 1 je první vysílač PGle fáze řídicího zařízení na zpracování dat připojen na výstup jednotky přerušovaných signálů, který vysílá zmíněný sekundární impuls ss rozběhu. Na první součtové hradlo ORle jsou připojeny výstupy vysílače PGle fáze, které jsou aktivovány v průběhu periody zpracování, která následuje bezprostředně za zmíněnou periodou zpracování pro dopravu jasného ' signálu k · rozběhu spolupráce na jednotku přerušovacích signálů, kterážto doprava vyvolá v její poslední synchronizační fázi sekundární rozběhový impuls. Impuls vycházející ze zmíněného součtového hradla ORle má délku trvání celé periody zpracování a aktivuje první součinové čtecí hradlo ANDle, jehož pomocí je zmíněná rozběhová instrukce, uložená v registru SIRe rozběhových instrukcí, přiváděna do povelových sběrnlc obe řídicího zařízení na zpracování dat. Při přechodu z jednotlivého provozu na provoz paralelní řadí se tímto způsobem periody zpracování řídicího zařízení zcela bezporuchově za sebou. Nevyskytuje se žádné nulování a opětný rozběh druhého vysílače PG2e fáze, který normálním způsobem řídí zpracování ’ rozběhové instrukce přes synchronizační sběrnice tbe řídicího zařízení. V případě, že by bylo vyžadováno v souvislosti s rozběhem spolupráce stanovit znovu periody zpracování a jejich synchronizační fáze v řídicím zařízení, může být upraveno provedení podle obr. 1, například jak bude vysvětleno v souvislosti s obr. 2.

Naproti tomu je v souvislosti s rozběhem paralelního provozu nutno vynulovat vždy druhý vysílač PG2r fáze rezervního zařízení. Podle obr. 1 aktivuje stabilní poloha a zmíněného klopného obvodu F vynulování vysílače fáze, což má za následek, že se práce rezervního zařízení, nacházejícího se v chodu, zcela zastaví. Jinak probíhá rozběh rezervního zařízení v podstatě souhlasně s rozběhem řídicího zařízení. Rozdíl spočívá jedině v tom, . že první vysílač PGlr fáze rezervního zařízení vyrábí spolu se součtovým hradlem ORlr rezervního zařízení impuls, který je ve srovnání s impulsem získaným ze součtového hradla ORle řídicího zařízení časově zpožděn.

Zpoždění nastává podle obr. 1 částečně pomocí zpožďovacího obvodu ' ' DE, který je zapojen mezi výstup jednotky IU přerušovacích signálů a vstup prvního vysílače PGlr fáze rezervního zařízení, a částečně pomocí krokového spínání, které je uskutečňováno ve vysílači PGlr fáze před oněmi spínacími kroky, které aktivují součtové hradlo ORlr a z nichž první rozbíhá druhý vysílač PG2r fáze rezervního zařízení. U jiného možného, avšak neznázorněného provedení mohou být oba první vysílače PGle a PGlr fáze provevedeny souhlasně, přičemž zpožďovací obvod vyvolá celkové časové zpoždění.

Zpožďovací obvod je proveden například ve formě zpožďovacího vedení, zvláštního posuvného registru, který je pomocí zvláštních synchronizačních impulsů nebo pomocí synchronizačních impulsů synchronizačního generátoru krokově spínán, ve formě převáděcího kanálu, jehož konstrukce v podstatě souhlasí s konstrukcí přenosového kanálu DCH dat, zapojeného mezi zařízeními na přenos dat, ve formě společného prvního vysílače PG1 fáze, popřípadě v . kombinaci s takzvanými registry BLR slepých instrukcí, jak to bude vysvětleno v souvislosti s obr. 2, nebo ve formě přenosového kanálu DCH dat samotného, jak to bude vysvětleno v souvislosti s obr. 3. Nejsou-li používány žádné registry slepých instrukcí, je zpožďovací obvod nezávisle na zvolené konstrukci dimenzován tak, že celé zpoždění mezi . impulsy součtových hradel ORle aORlr souhlasí v podstatě s dobou, kterou potřebují libovolná data k převedení z datových sběrnic dbe řídicího zařízení do datových sběrnic dbr rezervního zařízení pomocí přenosového kanálu DCH dat.

U provedení znázorněného na obr. 2 jsou zmíněná součtová hradla ORle a ORlr připojena na společný první vysílač PG1 fáze, jímž je zmíněný sekundární impuls ss rozběhu krokově spínán, který v tomto provedení mimoto vynulovává oba druhé vysílače PG2e a PG2r fáze. Po určitém počtu krokových spínání vysílače ' PG1 fáze se rozběhne druhý vysílač PG2e fáze řídicího zařízení a začne se s aktivací součtového hradla ORle. Po dalších krokově spínacích pochodech, jejichž doba v podstatě odpovídá době převodu převáděcího kanálu dat, popřípadě po odečtení počtu period zpracování, rozběhne se druhý vysílač PG2r rezervního zařízení a začne aktivace součtového hradla ORlr. Zmíněné případné zkrácení o určitý počet period zpracování je zavedeno, jestliže potřebné zpoždění překročí jednu periodu zpracování a jestliže sled registrů instrukcí v rezervním zařízení obsahuje určitý počet tak zvaných registrů slepých instrukcí. Registrem slepých instrukcí je míněn registr instrukcí, jehož instrukce slouží pouze výběru určitého jiného registru instrukcí, takže výběr registru slepých instrukcí se rovná přerušení práce zařízení na zpracování dat o jednu periodu zpracování. Obr. 2 znázorňuje registr BLR slepých instrukcí příslušející к sledu registrů instrukcí rezervního zařízení, obsahující instrukci pro výběr shora uvedeného zahajovacího registru BIRr instrukcí. V tomto případě obsahuje rozběhový registr SIRr instrukcí v rozběhovém obvodu SDr rezervního zařízení instrukci pro výběr zmíněného registru BLR slepých instrukcí.

U provedení znázorněného na obr. 3 je kanál DCH pro přenos dat používán к tomu, aby zdroj rozběhových instrukcí zajistil opožděný rozběh zařízení ve srovnání s řídicím zařízením. Sekundární rozběhový impuls ss, krokově předávaný prvním vysílačem PGle fáze řídicího zařízení, je používán ke stanovení dvou period zpracování, následujících bezprostředně za sekundárním rozběhovým impulsem, přičemž v průběhu poslední periody je součtové hradlo ORle aktivováno pro přečtení rozběhové instrukce na povelové sběrnici obe řídicího zařízení, jak to bylo vysvětleno v souvislosti s obr. 1. Pomocí impulsu, který je z vysílače PGle fáze získán v první synchronizační fázi periody zpracování, následující bezprostředně za sekundárním rozběhovým impulsem, je pomocí řídicí paměti kanálu pro přenos dat aktivován výše uvedený hradlový obvod G2, patřící к logickému převáděcímu členu TL, takže kanál pro přenos dat se připojí na datové sběrnice rezervního zařízení. V průběhu zbývající, bezprostředně následující periody zpracování ze sekundární rozběhový impuls aktivuje vysílač PGle fáze pres druhé součtové hradlo OR2 a přes druhé čtecí součinové hradlo AŇD2 čtení rozběhové instrukce na datových sběrnicích dbc řídicího zařízení, takže s instrukcí pro rozběh je nakládáno stejně jako s daty, která jsou v průběhu zpracování instrukce dopravována к libovolné funkční jednotce. Rozběhový obvod SDr rezervního zařízení, jehož druhý vysílač PG2r fáze byl nastaven jedním z uvedených způsobů na nulu, obsahuje srovnávací rozběhový obvod, jehož vstupy jsou spojeny s registrem SIRr rozběhové instrukce a s datovými sběrnicemi rezervního zařízení. Srovnávací rozběhový obvod je na obr. 3 znázorněn symbolicky pomocí obvodu EXORd nonekvivalence i invertujícím výstupem. Je-li došlá instrukce pro rozběh pokládána ze stejnou jako rozběhová instrukce uložená v registru SIRr rozběhových instrukcí, pak vyšle srovnávací rozběhový obvod rovnostní signál, který je prvním vysílačem PGlr fáze vyslán do rezervního zařízení. Vyčká-li se ještě na vhodný počet krokových spínání, předtím nežli vysílač PGlr fáze za prvé rozběhne fázový vysílač PG2r, za druhé počíná aktivovat součtové hradlo ORlr a za třetí dezaktivuje zmíněné druhé hradlo G2, vznikne možnost pro jemné nastavení totálního zpoždění, takže nastane optimální spolupráce. Tím se rozumí to, že data převáděná z řídicího zařízení, například ukládaná data, jsou bezchybně přijímána v synchronizační fázi určené pro příjem funkční jednotkou rezervního zařízení, která jsou adresována na základě instrukce přivedené ze sledu registrů instrukcí rezervního zařízení do povelových sběrnic rezervního zařízení. Na obr. 3 bylo předpokládáno, že každá perioda zpracování zahrnuje čtyři synchronizační fáze a že data jsou vysílána do příslušných datových sběrnic v průběhu posledních tří fází. Dále bylo předpokládáno, že nejlepších poměrů pro ukládání dat se dosáhne, jestliže zmíněný rovnostní signál dorazí do rezervního zařízení za dvě synchronizační fáze před zpracováním instrukce pro rozběh.

U provedení podle obr. 3 probíhá rozběh o jednu pracovní periodu déle nežli u provedení podle obr. 1. Naproti tomu jsou na časovou a teplotní závislost instrukčních prvků přenosového kanálu kladeny menší požadavky.

Pomocí všech provedení navrženého zapojení к umožnění spolupráce mezi zařízeními na zpracování dat s obecnými sběrnicemi je dosaženo toho, že instrukce rezervního zařízení jsou zpracovány v průběhu celé paralelně synchronní spolupráce, avšak se zpožděním ve srovnání s instrukcemi řídicího zařízení, přičemž je zpoždění takové, ‘že, obrazně vyjádřeno, rezervní zařízení v průběhu period ukládání dat nezpozoruje, že přijímaná data nejsou vysílána jeho vlastní funkční jednotkou, nýbrž příslušnou funkční jednotkou řídicího zařízení.

Tento výsledek dosažený pomocí zdroje rozběhových impulsů, že logický stav na výstupu kanálu pro přenos dat trvá nejméně po dobu synchronizační fáze pro příjem dat v rezervním zařízení, podle dosud uvažovaného příkladu čtvrté fáze v každé periodě zpracování, souhlasí s logickým stavem v datových sběrnicích rezervního zařízení, je využíván к tomu, aby se provádělo plynulé porovnání dat vyráběných momentálně v zařízeních pro přenos dat. Provozní srovnávací obvod je znázorněn na obr. 2 a je zde symbolizován hlavně pomocí obvodu EXORd nonekvivalence, do které jsou ukládány dva logické stavy v průběhu synchronizačních fází uvažovaných pro příjem dat v rezervním zařízení a který při nerovnosti stavů vyvolá poplachový signál.

Provozní srovnávací obvod EXORd je v kombinaci s řídicími pamětmi CM, z nichž jedna je znázorněna na obr. 2, používán к tomu, aby mohla být provedena diagnóza chybného zařízení na zpracování dat s obecnými sběrnicemi, výhodně pomocí v podstatě identického bezchybného zařízení na zpracování dat s obecnými sběrnicemi. Účelem této diagnózy je zjištění chybného prvku, takže oprava zařízení na zpracování dat spočívá výhradně v náhradě chybného prvku za prvek nový.

Diagnóza je zahájena paralelním provoz15 ním rozběhem podle tohoto popisu, přičemž chybné zařízení na zpracování dat slouží jako rezervní zařízení a bezchybné zařízení na zpracování dat jako řídicí zařízení, které normálně řídí v jednotlivém provozu například telemechanické zařízení. Po té je chybné zařízení na zpracování dat zásobeno daty, k němuž je ve všech řídicích pamětech CM zaznamenán převáděcí stav.

Následující úplný přechod k normální paralelně synchronní spolupráci obou zařízení by měl za následek, že provozní - srovnávací obvod EXORd vyvolá poplachový ' signál, pokud je funkční jednotka vyvolávající chybná data adresována pro vysílání dat. Naproti tomu při postupném přechodu k normální spolupráci, což např. znamená, že počet funkčních jednotek s předznamenaným převáděcím stavem manuálně nebo automaticky ve vhodných časových odstupech je stále více zmenšován, až není vyvolán žádný popla chový signál jako převáděcí stav - u chybhé funkční jednotky. Zmíněný postupný přechod, resp. postupný úbytek převáděcího stavu se tudíž nabízí jako velmi jednoduchá diagnostická metoda, přičemž poplachový signál definuje jako chybnou onu funkční jednotku, jejíž převáděcí stav byl naposledy zrušen poplachem.

Existuje mnoho modifikací této diagnostické metody, která využívá možnost zaznamenat převáděcí stav separátně ve funkčních jednotkách. Modifikačními příklady jsou, podržet vždy veškeré převáděcí stavy mimo jeden, nebo funkční jednotky rozdělit do skupin a nejdříve definovat onu skupinu, která obsahuje chybnou funkční jednotku. Uvedené rozdělení na skupiny zkracuje průměrnou dobu diagnózy, i když musí být provedeno opětovné zásobování daty, nežli je zahájena diagnóza uvnitř skupiny obsahující chybnou funkční jednotku.

Claims (15)

1. Soustava spojení řídicího počítače a záložního počítače v podstatě shodného s řídicím počítačem, vytvářející paralelní synchronní spojení řídicího a záložního počítače, která sestává z generátoru pulsů, společného pro oba počítače a spojeného s nimi pomocí časové sběrnice, která je součástí soustavy sběrnic, přičemž každý počítač obsahuje adresovatelné funkční jednotky, například paměťovou a aritmetickou jednotku a řídicí registr, které jsou navzájem propojeny datovými sběrnicemi a adresovou a ' povelovou sběrnicí, které jsou součástí soustavy sběrnic, přičemž alespoň jedna z . funkčních jednotek obsahuje řadu volitelných instrukčních registrů, vyznačující se tím, že sestává ze zdroje (SP) startovacích impulsů, spojeného s generátorem (CG) hodinových impulsů a připojeného k soustavám sběrnic obou - počítačů (E, R), přičemž datová sběrnice (dbej řídicího počítače (E) je spojena s datovou sběrnicí (dbr) záložního počítače (R) přenosovým kanálem (DCH) dat s dopravním zpožděním jednosměrným směrem k záložnímu počítači (R) a ve zdroji (SP) startovacích impulsů je na straně záložního počítače (R) - zapojen zpožďovací obvod se zpožděním rovným dopravnímu zpoždění přenosového kanálu (DCH) dat.

2. Soustava podle bodu 1, vyznačující se tím, že zpožďovací obvod je tvořen zpožďovací linkou (DE).

3. Soustava podle bodu 1, vyznačující se tím, že zpožďovací obvod je tvořen přenosovým kanálem, jehož konstrukce v podstatě odpovídá konstrukci . přenosového kanálu (DCH) dat z datové sběrnice (dbe) řídicího počítače (E) k datové sběrnici (dbr) záložního počítače (R).

4. Soustava podle bodu 1, vyznačující se tím, že zpožďovací obvod je tvořen posuv-

VYNALEZU .

ným registrem spojeným s generátorem (CG) hodinových impulsů.

5. Soustava - podle bodu 1, vyznačující se tím, že zpožďovací obvod - je tvořen registry (BLR) jalových instrukcí, které jsou součástí řady (IRSr) registrů instrukcí záložního počítače (R).

6. Soustava podle bodu 1 nebo 5, vyznačující se tím, že zdroj (SP) startovacích impulsů sestává z jednotky (IU) blokovacího signálu, spojené se soustavou sběrnic (tbe, obe, dbe) řídicího počítače (E), a soustava dále sestává ze startovacího zařízení (SDe, SDr) pro- každý počítač (E, R), spojených s registry (BIRe, BIRr) počátečních instrukcí v řadách (IRSe, IRSr) registrů instrukcí těchto počítačů (E, R), přičemž zpožďovací obvod je - vřazen mezi jednotku (IU) blokovacího signálu a registr (BIRr) počátečních instrukcí záložního počítače (R) a v přenosovém kanálu (DCH) dat je zapojena řídicí paměť (CM), spojená s přenosovým logickým obvodem (TL).

7. Soustava podle bodu 6, vyznačující se tím, že v přenosovém logickém obvodu (TL) je zapojen provozní srovnávací obvod (EXORd) varovného signálu, spojený svými vstupy s výstupem přenosového kanálu (DCH) dat a datovou ' sběrnicí (dbr) záložního počítače (R).

8. Soustava podle bodu 6 nebo 7, vyznačující se tím, že ve funkčních jednotkách (FUe, FUr) počítačů (E, R) jsou zapojeny řídicí paměti (CM) přenosového stavu příslušné funkční jednotky (FUe, FUr).

9. Soustava podle bodů 6 až 8, vyznačující se tím, že startovací zařízení (SDe, SDr) sestává z nejméně jednoho prvního vysílače (PG1, PGle, PGlr) fáze, jehož - řídicí vstup je spojen s generátorem (CG) hodinových

Impulsů a jehož výstup je spojen s prvními vstupy součinových hradel (ANDle, ANDlr)¹ к jejichž druhým vstupům jsou připojeny registry (SIRe, SIRr) rozběhových instrukcí, které jsou součástí příslušných startovacích zařízení (SDe, SDr], přičemž startovací zařízení (SDe, SDr] sestává dále z druhého vysílače (PG2e, PG2r) fáze, jehož řídicí vstup je rovněž spojen s generátorem (CG) hodinových impulsů a jehož výstup je spojen s příslušnou časovou sběrnicí (tbe, tbr) počítačů (E, R), přičemž alespoň druhý vysílač (PG2r) fáze záložního počítače (R) je spojen s jednotkou (IU) blokovacího signálu a prvním vysílačem (PG1, PGlr).

10. Soustava podle bodu 9, vyznačující se tím, že nejméně jeden zpožďovací obvod je tvořen posuvným registrem, který je součástí prvního vysílače (PG1) fáze, společného pro obě startovací zařízení (SDe, SDr).

11. Soustava podle bodu 9, vyznačující se tím, že startovací zařízení (SDe, SDr) je tvořeno prvním vysílačem (PGle, PGlr), přičemž první vysílač (PGle) fáze řídicího počítače (E) je spojen s druhým vysílačem (PG2e) fáze řídicího počítače (E).

12. Soustava podle bodu 11, vyznačující se tím, že zpožďovací obvod je tvořen posuvným registrem v prvním vysílači (PGlr) fáze záložního počítače (R).

13. Soustava podle bodů 2 a 11, vyznačující se tím, že vstup prvního vysílače (PGlr) fáze startovacího zařízení (SDr) záložního počítače (R) je spojen s výstupem zpožďovacího obvodu, jehož vstup je spojen s jednotkou (IU) blokovacího signálu, přičemž tento zpožďovací obvod je tvořen zpožďovací linkou (DE) nebo přenosovým kanálem (DCH) dat.

14. Soustava podle bodů 2 a 11, vyznačující se tím, že zpožďovací obvod je tvořen posuvným registrem, který je součástí prvního vysílače (PGlr) fáze záložního počítače (R), přičemž vstup prvního vysílače (PGlr) fáze záložního počítače (R) je přes zpožďovací linku (DE) spojen s jednotkou (IU) blokovacího signálu.

15. Soustava podle bodu 11, vyznačující se tím, že první vysílač (PGle) fáze řídicího počítače (E) je spojen s řídicí pamětí (CM) a registr (SIRe) startovacích instrukcí řídicího počítače (E) je přes součinová hradla (ANDle, AND2r) spojen s datovou sběrnicí (dbe) řídicího počítače (E), která je přenosovým kanálem (DCH) spojena s datovou sběrnicí (dbr) záložního počítače (R), přičemž startovací zařízení (SDr) záložního počítače (R) obsahuje startovací srovnávací obvod (EXORd) spojený svými vstupy s datovou sběrnicí (dbr) záložního počítače (R) a s registrem (SIRr) startovacích instrukcí záložního počítače (R) a výstupem s prvním vysílačem (PGlr) fáze záložního počítače (R).