CS215869B1

CS215869B1 - Wiring unit for square root calculation

Info

Publication number: CS215869B1
Application number: CS352281A
Authority: CS
Inventors: Andrej Magyar; Jiri Riha
Original assignee: Andrej Magyar; Jiri Riha
Priority date: 1981-05-13
Filing date: 1981-05-13
Publication date: 1982-09-15

Abstract

Výhoda zapojení jednotky podle vynálezu spočívá v tom, že používá malý objem permanentní paměti, má jednoduchou technickou realizaci, doba výpočtu odmocniny je kratší než 1^aa a chyba výpočtu na největším rozsahu nepřekročí hodnotu 0,8 %, Podstata zapojení jednotky pro výpočet odmocniny spočívá v tom, že výstup pro mantieu vstupního čísla vstupního registru je propojen s adresními vstupy permanentní paměti, jejíž výstup je propojen s datovými vstupy, výstupního registru, výstup pro dva nejvýznamnější bity vstupního čísla vstupního registru je spojen s blokovacími vstupy řadiče, jehož zapisovací výstup pro vstupní registr je spojen se zapisovacím vstupem vstupního registru, výstup pro hodinové pulsy vstupního registru je spojen s hodinovým vstupem vstupního registru, zapisovací výstup pro výstupní registr řadiče je spojen se zapisovacím vstupem výstupního registru a výstup pro hodinové pulsy výstupního registru řadiče je spojen s hodinovým vstupem výstupního registru.The advantage of the unit connection according to the invention is that it uses a small volume of permanent memory, has a simple technical implementation, the time for calculating the root is shorter than 1^aa and the calculation error on the largest range does not exceed the value of 0.8%. The essence of the connection of the unit for calculating the root is that the output for the mantissa of the input number of the input register is connected to the address inputs of the permanent memory, the output of which is connected to the data inputs of the output register, the output for the two most significant bits of the input number of the input register is connected to the blocking inputs of the controller, whose write output for the input register is connected to the write input of the input register, the output for the clock pulses of the input register is connected to the clock input of the input register, the write output for the output register of the controller is connected to the write input of the output register and the output for the clock pulses of the output register of the controller is connected to the clock input of the output register.

Description

Vynález ae týká zapojení jednotky pro výpočet odmocniny obsahující vstupní registr opatřený vstupem zadávaného čísla, výstupní registr opatřený výstupem pro odmocninu vstupního čísla a řadič opatřený startovacím vstupem.The invention relates to a square root calculation unit comprising an input register provided with an input of a given number, an output register provided with an output for a root of an input number, and a controller provided with a start input.

Druhou odmocninu lze počítat bud programové, nebo pomocí jednoúčelových technických zapojení, a to analogovýoh, číslicových i hybridních.The square root can be calculated either programmatically or by means of dedicated technical connections, analogue, digital and hybrid.

Výpočet odmocniny podle programu je prováděn u většiny mikro a mini počítačů. Nevýhodou tohoto způsobu je relativně dlouhá doba výpočtu. Naproti tomu výpočet odmocniny pomocí jednoúčelových zapojení je sice rychlejší, ale chyba výpočtu je kolem 4 až 5 %. Velkou rychlost výpočtu odmocniny by bylo možné dosáhnout uložením hodnot odmocnin do tabulky z bipolárních permanentních pamětí. Toto řešení by však vyžadovalo velký objem permanentní paměti. Například pro l6-bitové vstupní číslo a 8-bitovou odmocninu i při použití pamětí s organizací 2048x8 bitů by bylo zapotřebí 32 pouzder. V měřicích zařízeních, jakými jsou spektrální analyzátory na principu rychlé Fourierovy transformace, se amplitudové spektrum zobrazuje nej častěji na obrazovce. V tomto případě se vystačí s přesností výpočtu odmocniny asi 1 %, avšak doba výpočtu musí být kratší než 1 us. Navíc za účelem kompaktibilnosti spektrálního analyzátoruje účelné, aby jednotka pro výpočet odmocniny byla součástí analyzátoru.Root calculation according to the program is performed for most micro and mini computers. The disadvantage of this method is the relatively long calculation time. On the other hand, calculating roots using dedicated wiring is faster, but the calculation error is around 4 to 5%. A large rate of square root calculation could be achieved by storing the roots values in a table from bipolar permanent memories. However, this solution would require a large amount of permanent memory. For example, for 16-bit input number and 8-bit root even using 2048x8 bits memory, 32 packages would be required. In measuring devices such as fast Fourier transform spectral analyzers, the amplitude spectrum is most often displayed on the screen. In this case, a square root accuracy of about 1% is sufficient, but the calculation time must be less than 1 us. In addition, in order to make the spectrum analyzer compatible, it is expedient for the square root unit to be part of the analyzer.

Výhoda zapojení jednotky podle vynálezu spočívá v tom, že používá malý objem permanentní paměti, má jednoduchou technickou realizaci, doba výpočtu odmocniny je kratší než 1 ^Ais a chyba výpočtu na největším rozsahu nepřekročí hodnotu 0,8 %.The advantage of connecting the unit according to the invention is that it uses a small amount of non-volatile memory, has a simple technical implementation, the square root calculation time is less than 1 µm and the error of the calculation on the largest range does not exceed 0.8%.

Podstata zapojení jednotky pro výpočet odmocniny podle vynálezu spočívá v tom, že výstup pro mantisu vstupního čísla vstupního registru je propojen s adresními vstupy permanentní paměti, jejíž výstup je propojen s datovými vstupy výstupního registru, výstup pro dva nejvýznamnější bity vstupního čísla vstupního registru je spojen s blokovacími vstupy řadiče, jehož zapisovací výstup pro vstupní registr je spojen se zapisovacím vstupem vstupního registru, výstup řadiče pro hodinové pulsy vstupního registru je spojen s hodinovým vstupem vstupního registru, zapisovací výstup řadiče pro výstupní registr je Spojen se zapisovacím vstupem výstupního registru a výstup řadiče pro hodinové nulsy výstupního registru je spojen s hodinovým vstupem výstupního registru.The principle of the square root calculation unit according to the invention is that the output for the input register mantissa of the input register is connected to the address inputs of the non-volatile memory, the output of which is connected to the data inputs of the output register. blocking inputs of the controller whose writer output for the input register is connected to the writer input of the input register, the controller output for the clock pulses of the input register is connected to the clock input of the input register, the writer output of the controller is output the clock zero of the output register is connected to the clock input of the output register.

Příklad zapojení jednotky pro výpočet odmocniny podle vynálezu je znázorněn na připojeném výkrese, který představuje,blokové schéma zapojení. _s An example of the connection of the square root calculation unit according to the invention is shown in the attached drawing which represents a block diagram of the connection. _with

Na výkrese je vstupní registr i opatřený vstupem zadávaného čísla. Jeho výstup pro mantisu vstupního čísla je propojen s adresními vstupy permanentní paměti 2, jejíž výstup je propojen s datovými vstupy výstupního registru £ opatřeného výstupem pro odmocninu vstupního čísla. Výstup pro dva nejvýznamnějsí bity vstupního čísla vstupního registru 1, je spojen s blokovacími vstupy řadiče 4, který je dále opatřen startovacím vstupem. Jeho zapisovací výstup pro vstupní registr je spojen se zapisovacím vstupem vstupního registru 1, výstup řadiče £ pro hodinové pulsy vstupního registru je spojen s hodinovým vstupem vstupního registru £, zapisovací výstup řadiče £ pro výstupní registr je spojen se zapisovacím vstupem výstupního registru £ a výstup řadiče £ pro hodinové pulsy výstupního registru je spojen s hodinovým vstupem výstupního registru 3.In the drawing, the input register is provided with the input of the entered number. Its output for the mantissa of the input number is coupled to the address inputs of the non-volatile memory 2, the output of which is coupled to the data inputs of the output register 6 provided with the output for the root of the input number. The output for the two most significant bits of the input number of the input register 1 is connected to the blocking inputs of the controller 4, which is further provided with a start input. Its write output for the input register is connected to the write input of input register 1, the output of the controller £ for the clocks of the input register is connected to the clock input of the input register £, the write output of the controller £ for the output register is connected to the write input of the output register. For the output register clock pulses is coupled to the output register clock input 3.

2iň 8692iň 869

Základní princip činnosti jednotky pro výpočet odmocniny lze vyjádřit takto! Vstupní binární číslo v pevná řádové čárce se pomocí vstupního registru 1 a řadiče 4 převede do tvaru v pohyblivé řadové čárce a mantisoU k a sudým kladným exponentem η, x k . řⁿ. Potom se hodnota odmocniny z mantisy k přečte v tabulce z permanentních pamětí o malém objemu. Přečtené Číslo se opět pomocí řadiče £ a výstupního registru 2 převede do tvaru v pevné řádové čárce. Vstupní i výstupní čísla jsou v pevné řádové čárce a výpočet je proveden v pohyblivé řádové čárce.The basic principle of the roots calculation unit can be expressed as follows! The fixed-point binary input number is converted to the floating-point form and mantissa by the input register 1 and controller 4 with an even positive exponent η, xk. ř ⁿ . Then, the root value of the mantissa k is read in the table from the low volume permanent memories. The read number is again converted to the fixed point form by means of the controller 8 and the output register 2. Input and output numbers are fixed point and the calculation is performed in floating point.

Výpočet odmocniny je nastartován kladnou hranou pulsu na startovacím vstupu řadiče £. Od této hrany je v řadiči £ odvozen úzký zapisovací puls, kterým je zadávané číslo zapsáno do vstupního registru 1,. Poté je obsah vstupního registru posouván doleva o sudý počet míst až do stavu, kdy na pozici dvou nejvýznamnějších bitů vstupujících na blokovací vstupy řadiče £ se objeví alespoň jedna logická jednotka a posun se zablokuje. Tím je vstupní číslo převedeno do tvaru v pohyblivé řádové čárce s mantisou k a sudým kladným exponentem n. Mantisa je umístěna na nejvýznamnějších bitech vstupního registru i a exponent n je roven počtu hodinových pulsů prošlých hodinovým vstupem vstupního registru 1. Mantisa vstupního čísla ze vstupního registru 1 vstupuje na adresní vstupy permanentní pamětí 2. Na jejím výstupu se po vybavovací době objeví odmocnina odpovídající mantise. V tomto okamžiku řadič £ generuje zapisovací puls, který vstupuje na zapisovací vstup výstupního registru 2 a zapíše přečtenou hodnotu odmocniny na nejvýznamnější místa výstupního registru 2· Poté následuje převedení odmocniny do pevné řádové čárky. Provede se to posunutím čísla ve výstupním registru 2 hodinovými pulsy generovanými v řadiči £ o poloviční počet míst doprava než ve vstupním registru £. Odmocnina odpovídající vstupnímu číslu vystupuje výstupem pro odmocninu vstupního čísla výstupního registru 2·The square root calculation is started by the positive edge of the pulse at the start input of controller £. From this edge, a narrow write pulse is derived from the controller 6 by which the entered number is written to the input register 1. Then, the content of the input register is shifted to the left by an even number of locations until at least one logical unit appears at the position of the two most significant bits entering the blocking inputs of the controller 6 and the offset is locked. Thus, the input number is transformed into a floating-point form with a mantissa and an even positive exponent n. The mantissa is located on the most significant bits of the input register i and the exponent n is equal to the number of clock pulses to the address inputs of the non-volatile memory 2. A square root corresponding to the mantissa appears at its output after the trigger time. At this point, the controller generates a write pulse that enters the write input of the output register 2 and writes the read value of the square root to the most significant locations of the output register 2. This is followed by the conversion of the square root to a fixed point. This is done by shifting the number in the output register 2 clock pulses generated in the controller 6 by half the number of places to the right than in the input register 8. The square root corresponding to the input number outputs the square root of the input number of the output register 2 ·

Hodnota odmocniny z mantisy, uložená v permanentní paměti 2, je rovna zaokrouhlenému aritmetickému průměru hodnot odmocnin největšího, v useknuté části vpravo od mantisy jsou samé jednotky, a nejmenšího, v useknuté části vpravo od mantisy jsou sataé nuly, čísla na daném rozsahu.The root value of the mantissa stored in the permanent memory 2 is equal to the rounded arithmetic mean of the root values of the largest, the units to the right of the mantissa are all units, and the smallest to the right to the mantissa are satins, numbers on that range.

Pro názornost jsou uvedeny parametry zapojení, je-li vstupní číslo l6 bitové, celé výstupní číslo 12 bitové, za osmým nejvýznamnějším bitem je umístěna binární tečka, á pro dvě permanentní paměti 2 o různém objemu. Pro permanentní parnět £ o objemu 64x8 bitů jo největší chyba výpočtu odmocniny 1,6 % za dobu 900 ns. Pro permanéntní pamět £ o objemu 256x8 bitů je největší chyba 1,6 % projediné číslo 2 a u všech ostatních čísel je chyba pod 0,8 % za dobu 900 ns. Zvětšením objemu permanentní pamětí £ do šířky lze chybu výpočtu dále zmenšovat, avšak ne podstatně. Pokud jde o dobu výpočtu, lze ji podstatně zkrátit využijeme-li k převodu čísel z pevné řádové čárky do pohyblivé řádové čárky multiplexerů a z pohyblivé řádové čárky do pevné řádové Čárky demultiplexerů. Tímto způsobem lze dosáhnout zkrácení až na 150 ns.For illustrative purposes, the connection parameters are given if the input number is 16 bit, the whole output number is 12 bit, after the eighth most significant bit is placed a binary dot, and for two permanent memories 2 of different volume. For a 64x8-bit permanent parity £, the largest error of calculating the square root of 1.6% over 900 ns. For a 256x8 bit permissible memory 8, the largest error is 1.6% for the first time number 2, and for all other numbers, the error is below 0.8% for 900 ns. By increasing the volume of the non-volatile memory 6 to a width, the calculation error can be further reduced, but not substantially. As far as the calculation time is concerned, it can be considerably shortened if we use numbers to convert numbers from fixed point to floating point multiplexers and from floating point to fixed point demultiplexers. In this way, shortening up to 150 ns can be achieved.

Zapojení jednotky pro výpočet odmocniny podle vynálezu je možno β výhodou použít ve všech číslicových systémech, kde požadujeme dobu výpočtu odmocniny kratší než 1 ^us a vystačíme s chybou pod 1 %.The square root unit of the present invention can be advantageously used in all digital systems where a square root calculation time of less than 1 µs is required and an error below 1% is sufficient.

Claims

OBJECT OF THE INVENTION

Connection of a square root unit comprising an input register provided with input of the entered number, an output register provided with an output for the root of the input number, and a controller provided with a start input, characterized in that the output for the input register mantissa of the input register (1) is coupled to 2), whose output is interconnected with the data inputs of the output register (3), the output for the two most significant bits of the input number of the input register (1) is connected to the blocking input of the controller (4). register (1), output of controller (4) for input register clock pulses is connected to input register (1) clock input, output register of controller (4) for output register is connected to write input of output register (3) and controller output (4) ) for clock pulses the output register is connected to the clock a new input to the output register (3).