CS215869B1 - Zapojení jednotky pro výpočet odmocniny - Google Patents

Abstract

Výhoda zapojení jednotky podle vynálezu spočívá v tom, že používá malý objem permanentní paměti, má jednoduchou technickou realizaci, doba výpočtu odmocniny je kratší než 1^aa a chyba výpočtu na největším rozsahu nepřekročí hodnotu 0,8 %, Podstata zapojení jednotky pro výpočet odmocniny spočívá v tom, že výstup pro mantieu vstupního čísla vstupního registru je propojen s adresními vstupy permanentní paměti, jejíž výstup je propojen s datovými vstupy, výstupního registru, výstup pro dva nejvýznamnější bity vstupního čísla vstupního registru je spojen s blokovacími vstupy řadiče, jehož zapisovací výstup pro vstupní registr je spojen se zapisovacím vstupem vstupního registru, výstup pro hodinové pulsy vstupního registru je spojen s hodinovým vstupem vstupního registru, zapisovací výstup pro výstupní registr řadiče je spojen se zapisovacím vstupem výstupního registru a výstup pro hodinové pulsy výstupního registru řadiče je spojen s hodinovým vstupem výstupního registru.

Description

Vynález ae týká zapojení jednotky pro výpočet odmocniny obsahující vstupní registr opatřený vstupem zadávaného čísla, výstupní registr opatřený výstupem pro odmocninu vstupního čísla a řadič opatřený startovacím vstupem.

Druhou odmocninu lze počítat bud programové, nebo pomocí jednoúčelových technických zapojení, a to analogovýoh, číslicových i hybridních.

Výpočet odmocniny podle programu je prováděn u většiny mikro a mini počítačů. Nevýhodou tohoto způsobu je relativně dlouhá doba výpočtu. Naproti tomu výpočet odmocniny pomocí jednoúčelových zapojení je sice rychlejší, ale chyba výpočtu je kolem 4 až 5 %. Velkou rychlost výpočtu odmocniny by bylo možné dosáhnout uložením hodnot odmocnin do tabulky z bipolárních permanentních pamětí. Toto řešení by však vyžadovalo velký objem permanentní paměti. Například pro l6-bitové vstupní číslo a 8-bitovou odmocninu i při použití pamětí s organizací 2048x8 bitů by bylo zapotřebí 32 pouzder. V měřicích zařízeních, jakými jsou spektrální analyzátory na principu rychlé Fourierovy transformace, se amplitudové spektrum zobrazuje nej častěji na obrazovce. V tomto případě se vystačí s přesností výpočtu odmocniny asi 1 %, avšak doba výpočtu musí být kratší než 1 us. Navíc za účelem kompaktibilnosti spektrálního analyzátoruje účelné, aby jednotka pro výpočet odmocniny byla součástí analyzátoru.

Výhoda zapojení jednotky podle vynálezu spočívá v tom, že používá malý objem permanentní paměti, má jednoduchou technickou realizaci, doba výpočtu odmocniny je kratší než 1 ^Ais a chyba výpočtu na největším rozsahu nepřekročí hodnotu 0,8 %.

Podstata zapojení jednotky pro výpočet odmocniny podle vynálezu spočívá v tom, že výstup pro mantisu vstupního čísla vstupního registru je propojen s adresními vstupy permanentní paměti, jejíž výstup je propojen s datovými vstupy výstupního registru, výstup pro dva nejvýznamnější bity vstupního čísla vstupního registru je spojen s blokovacími vstupy řadiče, jehož zapisovací výstup pro vstupní registr je spojen se zapisovacím vstupem vstupního registru, výstup řadiče pro hodinové pulsy vstupního registru je spojen s hodinovým vstupem vstupního registru, zapisovací výstup řadiče pro výstupní registr je Spojen se zapisovacím vstupem výstupního registru a výstup řadiče pro hodinové nulsy výstupního registru je spojen s hodinovým vstupem výstupního registru.

Příklad zapojení jednotky pro výpočet odmocniny podle vynálezu je znázorněn na připojeném výkrese, který představuje,blokové schéma zapojení. _s

Na výkrese je vstupní registr i opatřený vstupem zadávaného čísla. Jeho výstup pro mantisu vstupního čísla je propojen s adresními vstupy permanentní paměti 2, jejíž výstup je propojen s datovými vstupy výstupního registru £ opatřeného výstupem pro odmocninu vstupního čísla. Výstup pro dva nejvýznamnějsí bity vstupního čísla vstupního registru 1, je spojen s blokovacími vstupy řadiče 4, který je dále opatřen startovacím vstupem. Jeho zapisovací výstup pro vstupní registr je spojen se zapisovacím vstupem vstupního registru 1, výstup řadiče £ pro hodinové pulsy vstupního registru je spojen s hodinovým vstupem vstupního registru £, zapisovací výstup řadiče £ pro výstupní registr je spojen se zapisovacím vstupem výstupního registru £ a výstup řadiče £ pro hodinové pulsy výstupního registru je spojen s hodinovým vstupem výstupního registru 3.

2iň 869

Základní princip činnosti jednotky pro výpočet odmocniny lze vyjádřit takto! Vstupní binární číslo v pevná řádové čárce se pomocí vstupního registru 1 a řadiče 4 převede do tvaru v pohyblivé řadové čárce a mantisoU k a sudým kladným exponentem η, x k . řⁿ. Potom se hodnota odmocniny z mantisy k přečte v tabulce z permanentních pamětí o malém objemu. Přečtené Číslo se opět pomocí řadiče £ a výstupního registru 2 převede do tvaru v pevné řádové čárce. Vstupní i výstupní čísla jsou v pevné řádové čárce a výpočet je proveden v pohyblivé řádové čárce.

Výpočet odmocniny je nastartován kladnou hranou pulsu na startovacím vstupu řadiče £. Od této hrany je v řadiči £ odvozen úzký zapisovací puls, kterým je zadávané číslo zapsáno do vstupního registru 1,. Poté je obsah vstupního registru posouván doleva o sudý počet míst až do stavu, kdy na pozici dvou nejvýznamnějších bitů vstupujících na blokovací vstupy řadiče £ se objeví alespoň jedna logická jednotka a posun se zablokuje. Tím je vstupní číslo převedeno do tvaru v pohyblivé řádové čárce s mantisou k a sudým kladným exponentem n. Mantisa je umístěna na nejvýznamnějších bitech vstupního registru i a exponent n je roven počtu hodinových pulsů prošlých hodinovým vstupem vstupního registru 1. Mantisa vstupního čísla ze vstupního registru 1 vstupuje na adresní vstupy permanentní pamětí 2. Na jejím výstupu se po vybavovací době objeví odmocnina odpovídající mantise. V tomto okamžiku řadič £ generuje zapisovací puls, který vstupuje na zapisovací vstup výstupního registru 2 a zapíše přečtenou hodnotu odmocniny na nejvýznamnější místa výstupního registru 2· Poté následuje převedení odmocniny do pevné řádové čárky. Provede se to posunutím čísla ve výstupním registru 2 hodinovými pulsy generovanými v řadiči £ o poloviční počet míst doprava než ve vstupním registru £. Odmocnina odpovídající vstupnímu číslu vystupuje výstupem pro odmocninu vstupního čísla výstupního registru 2·

Hodnota odmocniny z mantisy, uložená v permanentní paměti 2, je rovna zaokrouhlenému aritmetickému průměru hodnot odmocnin největšího, v useknuté části vpravo od mantisy jsou samé jednotky, a nejmenšího, v useknuté části vpravo od mantisy jsou sataé nuly, čísla na daném rozsahu.

Pro názornost jsou uvedeny parametry zapojení, je-li vstupní číslo l6 bitové, celé výstupní číslo 12 bitové, za osmým nejvýznamnějším bitem je umístěna binární tečka, á pro dvě permanentní paměti 2 o různém objemu. Pro permanentní parnět £ o objemu 64x8 bitů jo největší chyba výpočtu odmocniny 1,6 % za dobu 900 ns. Pro permanéntní pamět £ o objemu 256x8 bitů je největší chyba 1,6 % projediné číslo 2 a u všech ostatních čísel je chyba pod 0,8 % za dobu 900 ns. Zvětšením objemu permanentní pamětí £ do šířky lze chybu výpočtu dále zmenšovat, avšak ne podstatně. Pokud jde o dobu výpočtu, lze ji podstatně zkrátit využijeme-li k převodu čísel z pevné řádové čárky do pohyblivé řádové čárky multiplexerů a z pohyblivé řádové čárky do pevné řádové Čárky demultiplexerů. Tímto způsobem lze dosáhnout zkrácení až na 150 ns.

Zapojení jednotky pro výpočet odmocniny podle vynálezu je možno β výhodou použít ve všech číslicových systémech, kde požadujeme dobu výpočtu odmocniny kratší než 1 ^us a vystačíme s chybou pod 1 %.

Claims (1)

1. PŘEDMĚT VYNÁLE'ZU

   Zapojení jednotky pro výpočet odmocniny obsahující vstupní registr opatřený vstupem zadávaného čísla, výstupní registr opatřený výstupem pro odmocninu vstupního čísla, a řadič opatřený startovacím vstupem, vyznačený tím, že výstup pro mantisu vstupního čísla vstupního registru (l) je propojen s aďresnírai vstupy permanentní paméti (2), jejíž výstup je propojen e datovými vstupy výstupního registru (3), výstup pro dva nejvýznamnější bity vstupního čísla vstupního registru (l) je spojen e blokovacím vstupem řadiče (4), jehož zapisovací výstup pro vstupní registr je spojen se zapisovacím vstupem vstupního registru (l), výstup řadiče (4) pro hodinové pulsy vstupního registru je spojen s hodinovým vstupem vstupního registru (l), zapisovací výstup řadiče (4) pro výstupní registr je spojen se zapisovacím vstupem výstupního registru (3) a výstup řadiče (4) pro hodinové pulsy výstupního registru je spojen s hodinovým vstupem výstupního registru (3).