CS214944B1

CS214944B1 - Connection for creating time pulses

Info

Publication number: CS214944B1
Application number: CS769580A
Authority: CS
Inventors: Miroslav Kudrnovsky
Original assignee: Miroslav Kudrnovsky
Priority date: 1980-11-13
Filing date: 1980-11-13
Publication date: 1982-06-25

Abstract

Vynález se týká oboru impulsní techniky. Vynález řeší problém vytváření časových impulsů libovolného sledu s velmi krátkým časovým rozlišením. Podstata vynálezu spočívá v tom, že zapojení používá dvou hodinových impulsů, jejichž maximální kmitočet je dán mezním pracovním kmitočtem použitých posuvných registrů. Dekodérem se pak zpracovávají signály z obou posuvných registrů, které jsou vzájemně posunuty pouze o polovinu periody hodinových impulsů. Vynález lez použít také v oboru spínací techniky.The invention relates to the field of pulse technology. The invention solves the problem of creating time pulses of any sequence with a very short time resolution. The essence of the invention lies in the fact that the circuit uses two clock pulses, the maximum frequency of which is given by the limiting operating frequency of the shift registers used. The decoder then processes the signals from both shift registers, which are shifted relative to each other by only half the period of the clock pulses. The invention can also be used in the field of switching technology.

Description

Vynález se týká zapojení pro vytváření časových impulsů zvláště impulsů s velmi krátkým časovým rozlišením.The invention relates to circuitry for generating time pulses, in particular pulses of very short time resolution.

Známá zapojení používají pro vytváření časově rozložených impulsů zpožďovacích linek různých typů, posuvných registrů nebo čítačů, k nimž je připojen dekodér, který z výstupních impulsů z výše uvedených obvodů vytváří časově rozložené impulsy v požadovaném sledu. Nevýhodou zapojení se zpožďovacími linkami jsou jejich větší rozměry, které nepříznivě ovlivňují zástavbový prostor desek, na nichž se používají, nejsou sériově vyráběny a mají menší přesnost časových diferencí generovaných impulsů. Zapojení s posuvnýmii registry nebo čítači mohou generovat sledy impulsů s nejkratší časovou diferencí, danou jejich maximálním pracovním kmitočtem. Velikost nejmenšího přírůstku časových diferencí však pro některé aplikace již nevyhovuje.Known connections use delay lines of various types, shift registers or counters to generate time-spaced pulses to which a decoder is connected, which generates time-spaced pulses in the desired sequence from the output pulses from the above circuits. The disadvantage of wiring with delay lines is their larger dimensions, which adversely affect the installation space of the boards on which they are used, are not produced in series and have lower accuracy of time differences of the generated pulses. Connection with shift registers or counters can generate pulse sequences with the shortest time difference given by their maximum operating frequency. However, the magnitude of the smallest increment of time differences is no longer suitable for some applications.

Nevýhody známých zapojení odstraňuje zapojení pro vytváření časových impulsů podle vynálezu, skládající se z generátoru hodinových impulsů s prvním vstupem blokovacího signálu a druhým vstupem startovacího signálu, charakterizované tím, že druhý vstup startovacího signálu generátoru hodinových impulsů je spojen s ňulovačím vstupem prvního posuvného registru a s nulovacím vstupem druhého posuvného registru, přičemž výstup generátoru hodinových impulsů je spojen s hodinovým vstupem prvního pos,uvného registru a se vstupem invértoru, jehož výstup je spojen s hodinovým vstupem druhého posuvného registru, zatímco výstupy prvního posuvného registru jsou spojeny se vstupy dekodéru a výstupy druhého posuvného registru jsou spojeny se vstupy dekodéru, jehož výstupy jsou spojeny s výstupními svorkami.Disadvantages of the known circuitry eliminate the timing pulse circuit of the present invention, consisting of a clock pulse generator with a first blocking signal input and a second start signal input, characterized in that the second clock pulse generator start signal input is coupled to the first shift register reset input and reset an input of the second shift register, wherein the output of the clock pulse generator is connected to the clock input of the first shift register and the input of the invertor whose output is connected to the clock input of the second shift register, while the outputs of the first shift register are connected to the inputs of the decoder the registers are connected to the inputs of the decoder, the outputs of which are connected to the output terminals.

Podstata vynálezů tedy spočívá v tom, že zapojení používá dvou posuvných registrů s navzájem inverzním průběhem hodinových impulsů, jejichž největší kmitočet je dán mezním pracovním kmitočtem posuvných registrů. Odpovídající si výstupní signály prvního a druhého registru jsou vzájemně posunuty pouze o polovinu periody hodinových impulsů.The principle of the inventions is therefore that the circuit uses two shift registers with inverse course of clock pulses, the largest frequency of which is given by the limit operating frequency of the shift registers. The corresponding output signals of the first and second registers are offset from each other by only half the clock period.

Výhodou tohoto zapojení je, že příslušnou kombinací výstupních signálů prvního a druhého posuvného registru lze pomocí dekodéru získat na jeho výstupu požadované časové signály s nejmenším přírůstkem časové diference daným polovinou periody mezního pracovního kmitočtu posuvných registrů.The advantage of this circuit is that by the appropriate combination of the output signals of the first and second shift registers, the desired time signals can be obtained at the output of the shift register with the smallest time difference increment given by half the period of the shift register operating frequency.

Claims

A circuit for generating time pulses comprising a clock pulse generator with a first blocking signal input and a second start signal input, characterized in that the second start signal input (12)

This increases the fineness of the time distribution of the output pulses to double.

The attached drawing schematically shows the nature of the circuit for generating time pulses according to the invention.

The circuit diagram according to the drawing consists of a clock pulse generator 1 with a first blocking signal input 11, a second start signal signal 12, which is also connected to reset inputs 32 and 42 of the first 3 and second 4 shift registers and output 13 connected to the clock input. 31 of the first shift register 3 and the input 21 of the invertor 2, whose output 22 is connected to the clock input 41 of the second shift register 4, the outputs 33, 34 to 3n of the first shift register 3 are connected to the inputs 503, 504 to 50n of the decoder 5; the outputs 43, 44 to 4n of the second shift register 4 are connected to the inputs 513, 514 to 5In of the decoder 5, whose outputs 52, 53 to 5m are connected to the output terminals of the wiring. ;

The operation of the timing pulses according to the invention consists in that the start signal which, in the idle state, resets the shift registers 3 and 4 from inputs 32 and 42, triggers the operation of the clock pulse generators 1 from the second input 12, no blocking signal is applied. The rectangular signal from the output 13 is applied to the clock input 31 of the first shift register 3 and the input 21 of the invertor 2, while the inverted rectangular signal from the output 22 of the invertor 2 is applied to the input 41 clock pulses of the shift register 4. at output 43, 44 to 4n of shift register 4, we receive output signals that are opposite to signals p and corresponding to outputs 33, 34 to 3n of shift register 3 in the opposite phase. The output signals 33, 34 to 3n and 43, 44 to 4n of both shift registers 3 and 4 applied to the inputs 503, 504 to 50n and 513, 514 to Sin of the decoder 5 produce the desired time-shifted signals at its outputs52, 53-5m. the time difference of the output signals is equal to half the period of the clock pulses of the shift registers 3 and 4. Operation of the circuits is terminated by applying a blocking signal to the input 11 of the clock pulse generator 1.

The circuitry according to the invention makes it possible in a very flexible manner to produce time-spaced pulses with a time difference of half shorter than the time limit of the clock pulses of the shift registers.

The signal of the clock generator (1) is connected to the reset input (32) of the first shift register (3) and to the reset input (42) of the second shift register (4), the output (13) of the clock generator (1) being coupled to the clock an input (31) of the first shift register (3) and an input (21) of the inverter (2) whose output (22) is connected to the clock input (41) of the second shift register (4), while the outputs (33), (34) to (3n) of the first shift register (3) are coupled to the inputs (503), (504) to (50n) of the decoder (5), and the outputs (43), (44) to (4n) of the second shift register (4) are coupled with inputs (513), (514) to (51n) of the decoder (5), the outputs (52), (53) to (5m) of which are connected to the output terminals.