CS213195B1 - Zapojeni monostabilního klopného obvodu sestávajícího z pevné polovodičové paměti - Google Patents

Abstract

Vynález patří do oboru výpočetní techniky. Vynález řeší generování výstupního impulzu o různé délce trvání v závislosti na přiváděné binární kombinaci vstuonich signálů. Podstata vynálezu spočívá v postupném vybavováni jednotlivých adres pevné polovodičové paměti zavedených ve spětné vazbě, ve které jsou navíc za­ řazeny časovači členy pro jednotlivé spoje zpětné vazby. Vvnález se uplatní v oblasti měřící a regulační techniky.

Description

Vynález se týká zapojeni monostabilního klopného obvodu sestávqjícího z pevné polovodičové paměti, který umožňuje nastavovat dobu překlopeni signály s logockou úrovni přivedenými na nastavovací vstupy monostabilního klopného obvodu.

Dosud užívaná zapojeni monostabilních klopných obvodů umožňovala nastavit dobu překlopení změnou hodnot použitých časovačích odporů a kondenzátoru. Při požadavku na řízení doby překlopení logickými úrovněmi řídicích signálů bylo nutno realizovat větší počet monostabilních klopných obvodů a řízeným výběrem příslušného výstupu pak bylo možno získat vhodnou dobu překlopení. Za předpokladu většího počtu nastavitelných překlopeni pak vznikalo velmi složité zapojeni s velkým počtem užitých součásti.

Tyto nevýhody odstraňuje zapojení monostabilního klopného obvodu sestávající z pevné polovodičové paměti nejméně s dvěma vstupy a jednim výběrovým vstupem s nejméně čtyřmi výstupy, dále ze spínače s nejméně dvěma nastavovacími výstupy a se spouštěcím výstupem, a konečně z obvodu časových konstant s nejméně dvěma vstupy, podle vynálezu, jehož podstatou je,že první vstup je spojen s prvním nastavovacím vstupem spínače, zatímco první nastavovací výstup spínače je propojen.na první výstup první paměti a nadto je připojen na prvni vstup obvodu časových konstant .až konečně n-tý vstup je spojen S n-tým nastavovacím vstupem spínače, přičemž n-tý nastavovací výstup spínače je připojen na n-tý adresový vstup pevné polovodičové paměti a současně je připojen na n-tý výstup pevné polovodičové paměti a nadto je propojen na n-tý vstup obvodu časových konstant, přičemž hlavni spouštěcí vstup je spojen se spouštěcím vstupem spínače, zatímco spouštěči výstup spínače je spojen s výběrovým vstupem pevné polovodičová paměti je spojen s koncovým výstupem, přičemž hradlovaoí výstup pevné polovodičové paměti je spojen s hradlovacím vstupem spínače.

Uvedené příkladné zapojení monostabilního klopného obvodu vytvořeného z pevné polovodičové paměti organizace }2 x 8 a obvodu časových konstant umožňuje nastavovat dobu překlopení podle binární vstupní informace logickými úrovněmi v 31 stupních po časových intervalech z oblasti desítek nanosekund. Vhodným výberem časovačích součástí lze zaručit rovnoměrný přírůstek nastavováni doby odpovídající číslu v binárním kódu přivedeného na nastavovací vstupy monostabilního klopného obvodu vytvořeného z pevné polovodičové paměti a obvodu časových konstant.

Příklad’'“⁵ provedení íe z-^zorněno na připojeném -Ýkrese, k^e obr. 1 znázorňuje zapojeni monostabilního klopného obvodu vytvořeného z pevné polovodičové paměti a obvodu časových konstant sestávajícího z pevné polovodičové paměti s n vstupy, minimálně dvěma a jedním výběrovým vstupem a s n plus dvěma výstupy, minimálně čtyřmi, dále ze spínače a n nastavovacími vstupy, minimálně dvěma, a s dalším spouštěcím a s hradlovým vstupem a s n nastavovacími výstupy, minimálně dvěma, a se spouštěcím výstupem a konečně z obvodu časových konstant s n vstupy, minimálně dvěma. Obr. 2 znázorňuje příkladné zapojeni monostabilního klopného obvodu, sestaveného z pevné polovodičové paměti s organizací 32 x 8 s otevřenými kolektorovými výstupy a.s jedním výběrovým vstupem, dále ze spínače s pěti nastavovacími vstupy, spouštěcím vstupem

213 19S a hradlovacim vstupem a pěti nastavivacimi výstupy a spouštěcím výstupem a dále z obvo du časových konstant vytvořeném pěti časovacími kondenzátory a pěti zakončovacimi odpory a konečně, ze tří zakončovacích odporů pro zbývající otevřené kolektorové výstupy pevné paměti.

Dále v textu je uvedena tabulka obsahu pevné polovodičové paměti s organizací 32 x 8 užité v popisovaném příkladném zapojení monostabilního klopného obvodu vytvořeného z pevné polovodičové paměti a obvodů časových konstant.

Tabulka

Dek.

11 12

21 22 obsahu pevné paměti 100 z příkladného

E D C B A 0 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 1 1 0 0 10 0 0 0 10 1 0 0 110 0 0 111 0 10 0 0 0 10 0 1 0 10 10 0 10 11 0 110 0 0 110 1 0 1110 0 1111 1 0 0 0 0 1 0 0 0 1 10 0 10 10 0 11 1 0 1 o o' 10 10 1 10 110 10 111 110 0 0 110 0 1 110 10 110 11 1110 0 1110 1 11110 11111

Y1 Y2 1 o 1 1 1 1 1 1 1 o 1 1 1 1 1 1 1 o 1 1 1 1 1 1 1 o 1 1 1 1 1 1 1 o 1 1 1 1 1 1 1 o 1 1 1 1 1 1 1 o 1 1 1 1 1 1 1 o 1 1 1 1 1 1 zapojeni monostabilního klopného obvodu:

Y3 Y4 o o o o o o o

o o

o

1

O 1

O 1

O 1

1

1

1

1

1

O O o o o o o

o o

o

1

O 1

O 1

O 1

1

1

1 i r

1

Y5 Ϊ6

O 1

O 1

O 1

O 1

O 1

O 1

O 1

O 1

O 1

O 1

O 1

O 1

O 1

O 1

O 1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1 r o

Y7 Ϊ8 o o o o o o o o o o o o o o .0 o o o o o o o o o o o o o o o o o o o o o o o o o o o o o o o o o o o o o o o o o o o o o o o O 1

Obecné zapojeni monostabilního klopného obvodu vytvořeného z pevné polovodičové paměti a obvodu časových konstant podle vynálezu je uvedeno na obr. 1 a je sestavené z pevné polovodičové paměti 100 s n vstupy, minimálně dvěma a jedním strobovacím vstupem a s n plus dvěma výstupy, minimálně čtyřmi, dále ze spínače 200 s n nastavovacími vstupy, minimálně dvěma a s dalším spouštěcím a hradlovým výstupem a s n nastavovacími výstupy, minimálně dvěma a se spouštěcím výstupém a konečně z obvodu časových konstant 300 s n vstupy, minimálně dvěma.

213 193

Obecné zapojeni monostabilního klopného obvodu vytvořeného z pevné polovodičové paměti a obvodu časových konstant podle vynálezu je vytvořeno tak, že první vstup 1_ je spojen s prvním nastavovacím vstupem 21 spínače 200. zatímco první nastavovací výstup 211 spínače 200 je propojen na první adresový vstup 11 pevné paměti 100 a současně je propojen na první výstup 111 pevné paměti 100 a nadto je propojen na první vstup obvodu časových konstant 300 až konečně n - tá vstupní špička N je spojena s n - tým nastavovacím vstupem 2N spínače 200. zatímco n - tý nastavovací výstup 21N spínače 200 je propojen na n - tý adresový vstup IN pevné paměti 100 a současně je propojen na n - tý výstup 11N pevné paměti 100 a nadto je propojen na n - tý vstup 3N obvodu časových konstant 300. přičemž hlavní spouštěcí vstup £0 je spojen se spouštěcím vstupem 230 spínače 200, zatímco spouštěcí výstup 232 spínače 200 je spojen se strobovacím vstupem 150 pevné paměti 100. zatímco ovládaný výstup 152 pevné paměti 100 je spojen s výstupní špičkou 500. přičemž hradlovací výstup 151 pevné paměti 100 je je spojen s hradlovacím vstupem 251 spínače 200.

Po připravení kombinace logických úrovní na vstupní nastavovací špičky 1 až IN a přes nastavovací vstupy 21 až 2N spínače 200 je připraven průchod informace na vstupy až 3N obvodu časových konstant 300 a potom spouštěcím impulsem na vstupní spouštěcí špičku 50 a přes spouštěcí vstup 250 spínače 200 se jednak provede nastavení kombinace logických úrovní přes nastavovací výstupy 211 až 21N spínače 200 na vstupy 31 až 3N obvodu časových konstant 300 a zároveň je strobovacím signálem ze spouštěcího výstupu 252 spínače 200 přes strobovaoí vstup 150 otevřena pevná paměť 100. Pevná paměť 100 provede jednak změnu logické úrovně na ovládaném výstupu 152 pevné paměti 100 a zároveň provede změnu logické úrovně na hradlovacím výstupu 151 pevné paměti 100. čímž signál projde i na hradlovací vstup 251 spínače 200. Spínač 200 je ze svého hradlovacího vstupu 251 uzavřen a svými nastavovacími výstupy 211 až 21N uvolní vstupy 31 až 3N obvodu časových konstant) 300 pro signály přicházející z výstupů 111 až 11N pevné paměti 100. Výstupy 111 až 11N jsou postupně uvolňovány v závislosti na přechodu signálů daném časovými konstantami vstupů 31 až 3N obvodu časových konstant 300 přes adresové vstupy 11 až IN pevné paměti 100. Po uvolnění všech výstupů 111 až 11N pevné paměti 100 je v konečném stavu změněna logická úroveň na hradlovacím výstupu 151 pevné paměti 100. Změnou hradlovacího signálu na hradlovacím vstupu 251 spínače 200 je vyvolána· změna stro.bovacího signálu na spouštěcím výstupu 252 spínače 200. Strobovacím signálem je přes strobovaoí vstup 150 pevná paměť 100 uzavřena a tím vyvolá i zpětnou změnu logické úrovně na ovládaném výstupu 152 pevné paměti 100.

Příkladné zapojeni monostabilního klopného obvodu vytvořeného z pevné polovodičové paměti a obvodu časových konstant uvedeného na obr.2 sestává z pevné polovodičové paměti 100 organisace 32 x 8 s otevřenými kolektorovými výstupy a jedním strobovacím vstupem, dále ze spínače s pěti nastavovacími vstupy, spouštěcím vstupem a hradlovacím vstupem a pěti nastavovacími výstupy a spouštěcím výstupem vytvořeným pěti dvouvstupovými součinovými hradly 201. 202. 203. 204 a 205 s negovanými otevřenými kolektorovými výstupy a třemi dvouvstupovými součinovými hradly 206. 207-a 208 s negovanými výstupy

213 195 a dále z obvodu časových konstant vytvořeným pěti časovými kondenzétory 310. 320. 330. 340 a 550 a pěti zakončovacími odpory 301. 302. 303. 304 a 3.05 a konečně ze tři zakončovacich odporů 306. 507 a 508 pro zbývající otevřené kolektorové výstupy pevné paměti 100. Příkladné zapojení monostabilního klopného obvodu vytvořeného z pevné polovodičové paměti je vytvořeno tak, že první vstupní špička 1_ je spojena s prvním nastavovacím vstupem 21 prvního součinového hradla 201 spínače, zatímco nastavovací negovaný otevřený kolektorový výstup 211 prvního součinového hradla 201 spínače js spojen s prvním adresovým A vstupem 11 pevné paměti 100 a současně je spojen s prvním otevřeným kolektorovým Y1 výstupem 111 pevné paměti 100 a nadto je spojen s prvním přívodem prvního zakončovacího odporu 501 obvodu časových konstant a současně je spojen s prvním přívodem prvního časovacího kondenzátoru 510 obvodu časových konstant, přičemž druhé vstupní špička 2 je spojena s prvním nastavovacím vstupem 22 druhého součinového hradla 202 spínače, zatímco nastavovací negovaný otevřený kolektorový výstup 212 druhého součinového hradla 202 spínače je spojen s druhým adresovým B vstupem 12 pevné paměti 100 a současně je spojen s druhým otevřeným kolektorovým Y2 výstupem 112 pevné paměti 100 a nadto je spojen s prvním přívodem druhého zakončovacího odporu 502 obvodu časových konstant a současně je spojen s prvním přívodem druhého časovacího kondenzátoru 320 obvodu časových konstant, přičemž třetí vstupní špička 2 spojena s prvním nastavovacím vstupem 23 třetího součinového hradla 205 spínače, zatímco nastavovací negovavaný otevřený kolektorový výstup 213 třetího součinového hradla 203 spínače je spojen s třetím adresovým C vstupem 15 pevné paměti 100 a současně je spojen s třetím otevřeným kolektorovým Y3 výstupem 115 pevné paměti 100 a nadto je spojen s prvním přívodem třetího zakončovacího odporu 303 obvodu časových konstant a současně je spojen s prvním přívodem třetího časovacího kondenzátoru 330 obvodu časových konstant, přičemž čtvrtá vstupní špička 4 je spojená s prvním nastavovacím vstupem 24 čtvrtého součinového hradla 204 spínače, zatímco nastavovací negovaný otevřený kolektorový výstup

214 čtvrtého součinového hradla 204 spínače je spojen s čtvrtým adresovým D vstupem 14 pevné paměti 100 a současně je spojen se čtvrtým otevřeným kolektorovým Y4 výstupem 114 pevné paměti 100 a.nadto je spojen s prvním přívodem čtvrtého zakončovacího odporu 304 obvodu časových konstant a současně je spojen s prvním přívodem čtvrtého časovacího kondenzátoru 340 obvodu časových konstanty přičemž pátá vstupní špička 2 je spojena s prvním nastavovacím vstupem 25 pátého součinového hradla 205 spínače, zatímco nastavovací negovaný otevřený kolektorový výstup 215 pátého součinového hradla 205 spínače je spojen s pátým adresovým E vstupem 15 pevné paměti 100 a současně je spojen s pátým otevřeným kolektorovým Y5 výstupem 115 pevné paměti 100 a nadto je spojen s prvním přívodem pátého zakončovacího odporu 505 obvodu časových konstant a současně je spojen s prvním přívodem pátého časovacího kondenzátoru 550 obvodu časových konstant, přičemž druhé vstupy 221. 222. 225. 224 a 225 prvních pěti součinových hradel 201, 202. 202, 204 a 205 spínače jsou spojeny na negovaný výstup 217 sedmého součinového hradla 207 spínače, přičemž první a druhý vstup 227 a 237 sedmého součinového hradla 207 spínače je spojen s negovaným výstupem 216 šestého sou5

213 19S

Sinového hradla M6 epiriAČ· a tento je zároveň propojen na první a druhý vstup 228 a 258 osmého součinového hradla 208 spínače, zatímco spouštěcí negovaný výstup 252 osmého součinového hradla 208 spínače je spojen se strobovacím vstupem 150 pevné paměti 100 přičemž hradlovací výstup 151 pevné paměti 100 je spojen s druhým hradlovacím vstupem 251 šestého součinového hradla 206 spínače a zároveň je spojen s prvním přívodem osmého zakončovacího odporu 508. zatímco první spouštěcí vstup 250 šestého součinového hradla 206 spínače je spojen se vstupní spouštěcí špičkou £0, přičemž ovládaný výstup 152 pevné paměti 100 je spojen s prvním přívodem sedmého zakončovacího odporu 507 a zároveň je spojen s výstupní špičkou 502. přičemž ovládaný výstup 155 pevné paměti 100 je spojen s pivním přívodem šestého zakončovacího odporu 508 a zároveň je spojen s výstupní špičkou 505 zatímco druhé přívody zakončovacích odporů 501. 502. 505. 504. 505. 506. 507 a 508 jsou spojeny se vstupní napěíovou U špičkou 55. přičemž druhé přívody časovačích kondenzátorů £10, 520. 550. 540 a 550 obvodu časových konstant jsou propojeny na zemní potenciál.

Po přivedeni libovolné kombinace logických úrbvní, třeba všech v úrovní H, na vstupní nastavovací špičky £, 2, £, 4 a £ a tedy i na nastavovací vstupy 21. 22.

2£, 24 a 25 součinových hradel 201. 202, 205. 204 a 205. spouštěcím impulsem na vstupní spouštěcí špičku 50 a přes spouštěcí vstup 250 šestého součinového hradla 206 spínače se jednak provede nastavení kombinace nízkých logických úrovní L přes nastavovací negované otevřené kolektorové výstupy 211. 212. 215. 214 a 215 součinových hradel 201. 202. 205. 204 a 205 na společné body časovačích kondenzátorů a zakončovacích odporů obvodu časových konstant a zároveň je strobovacím signálem ze spouštěcího výstupu 252 osmého součinového hradla 208 spínače přes strobovací vstup 150 pevné paměti 100 otevřená paměí 100. Pevná paměí provede jednak změnu ve vysokých logických úrovních na ovládaných výstupech 152 a 155 pevné paměti 100 a zároveň provede změnu vysoké logické úrovně na hradlovacím výstupu 151 pevné paměti 100. přičemž signál projde i na hradlovací vstup 151 pevné paměti 100. čímž signál projde i na hradlovací vstup 251 šestého součinového hradla 206 spínače. Tím jsou součinová hradla 201. 202. 205. 204 a 205 se svými vstupy 221. 222. 225. 224 a 225 z negovaného výstupu 217 sedmého součinového hradla 207 spínače uzavřena, přičemž nastavovací negované otevřené kolektorové výstupy 211. 212. 215. 214 a 215 součinových hradel 201. 202. 205. 204 a 205 uvolní společné body časovačích kondenzátorů a zakončovacích odporů obvodu časových konstant pro ovládání přicházející z otevřených kolektorových výstupů 111, 112, 115. 114 a 115 pevné paměti 100. Tím, že otevřený kolektorový Ϊ1 výstup 111 pevné paměti 100 je podle tabulky obsahu pevné paměti 100 uvolněn začne v něm měnit výstupní úroveň v závislosti na průchodu signálu danou časovou konstantou časovacího kondenzátoru 510 a zakončovacího odporu £01 obvodu časových konstant, a tak se na prvním adresovém A vstupu 11 pevné paměti 100 objeví vysoká logická úroveň. Podle obsahu pevné paměti 100 uvedeného v tabulce se uvolní otevřený kolektorový Y2 výstup 112 pevné paměti 100. který byl v nízké logické úrovni v závislosti na průchodu signálu daném časovacím kondenzátorem 520 a zakončovacím odporem_JíO2

213 193 obvodu časových konstant, a tak se i na druhém adresovém B vstupu 12 pevné paměti 100 objeví vysoká logická úroveň. Podle obsahu pevné paměti 100 uvedeného v tabulce se uvolní otevřený kolektorový Y3 výstup 113 pevné paměti 100, který byl v nízké logické úrovni v závislosti na průchodu signálu daném časovacím kondenzátorem 350 a zakončovacim odporem 303 obvodu časových konstant, a tak se i na třetím adresovém C vstupu 15 pevné paměti 100 objeví vysoká logické úroveň. Podle obsahu pevné paměti 100 uvedeného v tabulce se uvolni otevřený kolektorový Y4 výstup 114 pevné paměti 100. který byl v nízké logické úrovni v závislosti na průchodu signálu daném časovacím kondenzátorem 340 a zakončovacím odporem 304 obvodu časových konstant, a tak se na čtvrtém adresovém D vstupu 14 pevné paměti 100 objeví vysoká logická úroveň. Podle obsahu pevné paměti 100 uvedeného v tabulce se uvolni otevřený kolektorový Y5 výstup 115 pevné paměti 100. který byl v nizké logické úrovni v závislosti na průchodu signálu daném časovacím kondenzátorem 350 a zakončovacím odporem 305 obvodu časových konstant a tak se i na pátém adresovém E vstupu 15 pevné paměti 100 objeví vysoká logická úroveň. Po uvolnění všech výstupů 111. 112. 113. 114 a 115 pevné paměti 100 je v konečném stavu změněna logická úroveň na hradlovacím Y8 výstupu 151 pevné paměti 100. Změnou hradlovacího signálu na hradlovacím vstupu 251 šestého součinového hradla 206 spinače je vyvolána změna strobovacího signálu na spouštěcím výstupu 252 osmého součinového hradla 208 spínače. Strobovacim signálem je pres strobovací vstup 150 pevné paměti 100 uzavřená a tim vyvolá i změnu logické úrovně na ovládaných výstupech 152 a 153 pevné paměti 100.

Řešením podle vynálezu lze pomoci ovládaného výstupu Y6 řidit další monostabilní obvod vytvořený z pevné polovodičové paměti a obvodu časových konstant. Tím se získá možnost řídit dobu spouštění výstupního impulsu od spouštěcího impulsu pomoci binární informace přiváděné na v pořadí první monostabilní obvod vytvořený z pevné polovodičové paměti a obvodu časových konstant a současně řídit dobu trvání impulsu pomocí linémí informace přiváděné na v pořad! druhý monostabilní klopný obvod vytvořený z pevné polovodičové paměti a obVodu časových konstant.

Vynálezu lze s výhodou využít zejména v oboru výpočetní techniky, měřící a regulační technice.

Claims (1)

1. Zapojeni monostabilniho klopného obvodu sestávajícího z pevné polovodičové paměti nejméně se dvěma vstupy a jedním výběrovým vstupem s nejméně čtyřmi výstupy, déle ze spinače nejméně dvěma nastavovacími vstupy a se spouštěcím a hradlovacím vstupem a s nejméně dvěma nastavovacími výstupy a se spouštěcím výbtupem, a konečně z obvodu časových konstant s nejméně dvěma vstupy, vyznačené tlm, že prvni vstup (1) je spojen s prvním nastavovacím vstupem (21) spinače (200), zatím 00 prvni nastavovací výstup (211) spínače (200) je propojen na první adresový vstup (11) první paměti (100) a nadto je připojen na první vstup (31) obvodu (300) časových konstant až konečně n-tý vstup (N) je spojen s n-tým nastavovacím vstupem (2N) spinače (200), přičemž n-tý

   213 183 nastavovací výstup (21N) spínače (200) je připojen na n-tý adresový vstup (1N) polovodičové paměti (100) a současně je připojen na n-tý výstup (11N) pevné polovodičové paměti (100) a nadto je propojen na n-tý vstup (30N) obvodu (300) časových konstant, přičemž hlavní spouštěcí vstup (50) je spojen se spouštěcím vstupem (250) spínače (200), zatímco spouštěcí výstup (252) spínače (200) je spojen s výběrovým vstupem (150) pevné polovodičové paměti (100), zatímco ovládaný výstup (152) pevné polovodičové paměti (100) je spojen s koncovým výstupem (500), přičemž hradlovaci výstup (151) pevné polovodičové paměti (100) je spojen s hradlovacim vstupem (251) spínače (200).