CS211462B1 - Zapojení kompenzačního analogově číslicového převodníku - Google Patents

Abstract

Zapojení kompenzačního analogově čislícového převodníku je určeno pro převod napětí libovolné polarity, přivedeného mezi vstupní svorku zapojení a nulovou sběrnici. Mezi vstupní svorku a invertující vstup komparátoru je zapojen spínací člen. Podobně i mezi vstupní svorku a neinvertující vstup komparátoru js zapojen dalěí spínací člen. Tyto spínací členy jsou ovládány z obvodu polarity prostřednictvím zapínacího obvodu. Spínací členy jsou tvořeny dvěma unipolárními tranzistory řízenými elektrickým polem. Kolektory tranzistorů jsou spojeny do uzlového bodu, který je zapojen na vstupní svorku. Kompenzační analogově číslicový převodník lze použít tam, kde se požaduje převod údaje. Jsou to vstupní části řízených soustav pro sběr dat, vstupní části číslicových měřicích ústředen apod.

Description

Vynález se týká zapojení kompenzačního analogově číslicového převodníku sestávajícího z komparátoru a invertujicím a neinvertujicím vstupem, jehož výstup je spojen s pamětovým registrem, jehož jednotlivé bistabilní obvody jsou spojeny s jednotlivými výstupy posuvného registru, jehož taktovací vstup je spojen s výstupem budicího oscilátoru, přičemž k výstupům pamětového registru jsou připojeny vstupy číslicově analogového převodníku, jehož výstup je spojen s jedním vstupem komparátoru a řídicí vstup budicího oscilátoru je spojen s výstupem řídicího obvodu, jehož jeden vstup je spojen se spouštěcím vstupem zapojení a jehož druhý vstup je spojen s výstupem posuvného registru.

Nejbližší známé zapojení kompenzačního analogově číslicového převodníku sestává z komparátoru s invertujicím a neinvertujicím vstupem, jehož výstup je spojen s pamělovým registrem. Jednotlivé bistabilní obvody pamětového registru jsou spojeny s jednotlivými výstupy posuvného registru, jehož taktovací vstup je spojen s výstupem budicího oscilátoru. K výstupům pamětového registru jsou připojeny vstupy číslicově analogového převodníku, jehož výstup je spojen s jedním vstupem komparátoru. Řídicí vstup budicího oscilátoru je spojen s výstupem řídicího obvodu, jehož první vstup je spojen se spouštěcím vstupem zapojení a jehož druhý vstup je spojen s výstupem posuvného registru.

Toto zapojení kompenzačního analogově číslicového převodníku je vhodné pro převod napětí pouze jedné polarity. Při spojení výstupu číslicově analogového převodníku přes odpor s invertujicím vstupem komparátoru se jedná o napětí záporné polarity, které je možno připojit mezi vstupní svorku a nulovou sběrnici. Při spojení vývodu výstupu číslicově analogového převodníku přes odpor s neinvertujicím vstupem komparátoru se jedná o napětí kladné polarity.

Zapojení kompenzačního analogově číslicového převodníku podle vynálezu odstraňuje zmíněné nevýhody a jeho podstata spočívá v tom, že na vstupní evorku je zapojen invertující vstup komparátoru přes první výstup prvního spínacího členu s prvním vstupním odporem, neinvertující vstup komparátoru přes první výstup druhého spínacího členu s druhým vstupním odporem a zapínací obvod přes první výstup obvodu polarity. Na zapínací obvod jsou zapojeny první a druhý spínací člen a kompenzační spínací člen, který je zapojen přes odporový dělič na neinvertující vstup komparátoru. Na nulovou sběrnici jsou zapojeny první a druhý spínací člen, kompenzační spínací člen a obvod polarity. Výstup údaje polarity je mezi zapínacím obvodem a obvodem polarity.

Převodník může zpracovávat vstupní napětí o libovolné polaritě a na svém výstupu současně poskytuje informaci o této polaritě. Yýhoda zapojení je, že převodník zpracovává vstupní analogové napětí o libovolné polaritě a současně na svém výstupu poskytuje informaci o této polaritě.

Na připojených výkresech je na obr. 1 blokové echéma zapojeni kompenzačního analogově číslicového převodníku podle vynálezu a na obr. 2 je schéma s podrobným rozkreslením některých obvodů.

Na obr. 1 je bloková schéma zapojeni kompenzačního analogově číslicového převodníku podle vynálezu, které sestává z komparátoru i, který je svým výstupem připojen k vstupu 105 pamětového registru g. Výstupy 150. 151 . 15N tohoto pamětového registru g jsou spojeny se vstupy 160. 161 . 160N číslicově analogového převodníku 6, dále pak vstupy 140. 141 . 14N pamětového registru g jsou spojeny s výstupy 130. 131 . 13N posuvného registru £. Řízení převodníku je provedeno z řídicího obvodu 2, přičemž výstup tohoto řídicího, obvodu 2 ovládá vstup budicího oscilátoru g. Výstup posuvného registru i je spojen s řídicím obvodem 2. Mezi výstupem 104 číslicově analogového převodníku 6 a invertujicím vstupem 80 komparátoru £ je proveden spoj stvořený třetím odporem 32.

Vstupní napětí o libovolné polaritě je přivedeno mezi vstupní svorku 100 a nulovou sběrnici 101. přičemž mezi vstupní svorkou 100 a invertujicím vstupem 80 komparátoru £ je proveden spoj sestávající ze sériové kombinace prvního vstupního odporu 30 a prvního spínacího ílenu 200 přičemž jeden vývod odporu 30 je připojen ke vstupní svorce 100 a výstup prvního spínacího členu 200 k invertujicímu vstupu 80 komparátoru i· Mezi vstupní svorkou 100 _a neinvertujícím vstupem 81 komparátoru 1 je proveden spoj sestávající ze sériové kombinace druhého vstupního odporu 31 a druhého spínacího členu 201.

Jeden vývod odporu 31 je připojen ke vstupní svorce 100 a jeden vývod druhého spínacího členu 201 k neinvertujícímu vstupu 81 komparátoru X· Jeden vývod pivního spínacího členu 200 a jeden vývod spínacího členu 201 je spojen s nulovou sběrnicí 101. Řídicí vstupy 60.

prvního spínacího členu 200 jsou spojeny výstupy 64. 65 zapínacího obvodu 203. Mezi neinvertujícím vstupem 81 komparátoru i s nulovou sběrnicí 101 je dále proveden vodivý spoj sestávající ze sériové kombinace čtvrtého odporu 33 a pátého odporu 34. přičemž vývod odporu 33 je. spojen s neinvertujícím vstupem 81 komparátoru 1 a jeden vývod odporu 34 je epojen s nulovou sběrnicí 101. Mezi uzlový bod tvořený odpory 33 a 34 a nulovou sběrnicí je zapojen kompenzační spínací člen 202. jehož řídicí vstup 68 je'spojen s výstupem 65 zapínacího obvodu 203 a napájecí vstup s kladnou napájecí sběrnicí 8.

Mezi vstupní svorku 100 a nulovou napájecí sběrnici 101 je dále zapojen obvod 204 polarity, jehož dva výstupy jsou spojeny se zapínacím obvodem 203.

Impulsní napětí pro spouátění převodníku je přivedeno mezi spouštěcí vstup 102 a nulovou sběrnici 101. Vstup 102 je spojen se řídicím obvodem 2. Druhý vstup tohoto řídicího obvodu 2 je spojen s výstupem posuvného regietru X, výstup pak je spojen se řídicím vetupem budicího oscilátoru 4·

Ka obr. 2 je znázorněno blokové schéma z obr. 1 s podrobným rozkreslením některých obvodů.

První spínací člen 200 je tvořen dvěma unipolárními tranzistory 20, 21 řízenými elektrickým polem, v přikladu dle obr. 2 s kanálem typu P. Kolektory K tranzistorů 20 a 21 jsou spojeny do uzlového bodu, do kterého je připojen jeden vývod odporu JO,. Snitor E prvního tranzistoru 20 je spojen s invertujícím vstupem 80 komparátoru 1, emitor E druhého tranzistoru 21 s nulovou sběrnicí 101.

Druhý spínací člen 201 je tvořen dvěma unipolárními tranzistory 22. 23. řízenými elektrickým polem, v přikladu dle obr. 2 s kanálem typu P. Kolektory K tranzistorů 22 a 23 jsou spojeny do uzlového bodu, do kterého je připojen jeden vývod druhého vstupního odporu 31. Emitor E prvního tranzistoru 22, je spojen s neinvertujícím vstupem 81 komparátoru X, emitor £ druhého tranzistoru 23 je spojen s nulovou sběrnici 101.

Řídicí elektroda druhého tranzistoru 21 prvního spínacího členu 200 je vodivě spojena se řídicí elektrodou prvního tranzistoru 22 druhého spínacího členu 201 a dále s kolektorem prvního zapínacího tranzistoru 23 zapínacího obvodu 203. Řídicí elektroda prvního tranzistoru 20 prvního spínacího členu 200 je vodivě spojena se řídicí elektrodou druhého tranzistoru 23 druhého spínacího členu 201 a dále pak s kolektorem druhého zapínacího tranzistoru 26 zapínacího obvodu 203.

Kompenzační spínací člen 202 je tvořen sériovou kombinací šestého odporu 35 a unipolárního tranzistoru 2χ řízeného elektrickým polem, přičemž emitor E tranzistoru 24 je spojen s nulovou sběrnicí 101 a kolektor K je připojen do uzlového bodu, do kterého je zapojen jeden vývod odporu 35 a jeden vývod odporu 46, který je svým druhým vývodem spojen s kladnou napájecí sběrnicí B. Řídicí elektroda tranzistoru 24 je spojena s kolektorem K prvního zapínacího tranzistoru 25 zapínacího obvodu 203.

Obvod polarity 204 je tvořen pomocným komparátorem 27. mezi jehož neinvertující vstup a vstupní svorku J00 je zapojen čtrnáctý odpor X4 a mezi invertující vstup a nulovou sběrnici 101 patnáctý odpor XX'. Na výstupu pomocného komparátoru 27 je zapojena báze invertujíoí ho tranzistoru 28, přičemž toto propojeni tvoří šestnáctý odpor gg. Qaitor invertujiciho tranzistoru 28 je spojen s nulovou sběrnici 101 . ke kolektoru je připojen sedmnáctý odpor 46. který je svým druhým vývodem připojen ke kladné napájecí sběrnici B.

Výstup pomocného komparátoru 27 je spojen s bází prvního zapínacího tranzistoru 25 zapínacího obvodu 203. přičemž tento spoj je tvořen desátým odporem gg. Kolektor invertujícího tranzistoru 28 je spojen přes třináctý odpor 42 s bází druhého zapínacího tranzistoru 26. Kolektor invertujiciho tranzistoru 28 je současně spojen a výstupní svorkou 103 údaje polarity. Zapínací obvod 203 je tvořen zapínacími tranzistory 25 á 26 typu PNP, kde emitor prvního zapínacího tranzistoru 25 je spojen s nulovou sběrnicí 101 a kolektor je připojen přes osmý odpor 37 k záporné napájecí sběrnici C. Mezi touto sběrnicí C a bází prvního zapínacího tranzistoru 25 je zapojen devátý odpor 38. Emitor druhého zapínacího tranzistoru 26 je spojen s nulovou sběrnicí 101 . kolektor pak přes jedenáctý odpor 40 se zápornou napájecí sběrnicí C. Mezi touto zápornou napájecí sběrnicí C a bází druhého zapínacího tranzistoru 26 je zapojen dvanáctý odpor 41.

Zapojení analogově číslicového převodníku je určeno pro převod napětí libovolné polarity, přivedeného mezi vstupní svorku 100 a nulovou sběrnici 101. Mezi vstupní svorku 100 a invertující vstup 80 komparátoru g je zapojen první spínací člen 200. podobně i mezi vstupní svorku 100 a neinvertující vstup 81 je zapojen druhý spínací člen 201. Tyto spínací členy 200. 201 jsou ovládány z obvodu polarity 204 prostřednictvím zapínacího obvodu 203.

Uvažujeme nejprve případ, kdy je mezi vstupní svorku 100 a nulovou sběrnici 101 připojeno napětí kladné polarity. Na výstupu pomocného komparátoru 27 je napětí odpovídající logické jedničce a v důsledku toho je navazující první zapínací tranzistor 25 zapínacího obvodu 203 v nevodivém stavu, na jeho kolektoru je tedy napětí záporné napájecí sběrnice C. V důsledku toho je druhý tranzistor 21 sepnutý a rovněž tak i první tranzistor 22. Na kolektoru invertujiciho tranzistoru 28 je napětí odpovídající logické nule a navazující druhý zapínací tranzistor 26 zapínacího obvodu 203 je v sepnutém stavu, to jest na jeho kolektoru je napětí blízké nule. V důsledku toho je první tranzistor 20 v nevodivém stavu, stejně tak i druhý tranzistor 23. Spínací členy 200 a 201 připínají vstupní napětí buň ke invertujícímu vstupu 80 nebo k neinvertujícímu vstupu 81 . dle polarity, která' je identifikována pomoci obvodu 204 polarity. Kompenzační spínací člen 202 slouží k vyrovnání symetrie komparátoru g při přepnutí spínacích členů 200. 201. Vlastni komparátor g vykazuje v důsledku nedokonalosti výroby určitou nesymetrii v počátečním nastaveni. K vyrovnání této nesymetrie slouží čtvrtý a pétý odpor gg, 34 a kompenzační spínací člen 202. V případě kladného napětí je tranzistor 24 sepnutý, přičemž ovlédací napětí je přivedeno z kolektoru prvního zapínacího tranzistoru 25. V důsledku sepnutí tranzistoru 24 se mění velikost kompenzačního napětí, která je přiváděno z kladné napájecí sběrnice B.

Kompenzační analogově číslicový převodník podle vynálezu lze použít všude, kde se požaduje převod analogových napětí obojí polarity na číslicové údaje, například ve vstupních částech řízených soustav pro sběr dat, ve vstupních částech číslicových měřicích ústředen a podobně.

Claims (5)

1. Zapojení kompenzačního analogově číslicového převodníku sestávající z komparátoru 3 invertujícím a neinvertujíclm vstupem, jehož výstup je spojen s paměťovým registrem, jehož jednotlivé bistabilní obvody jsou spojeny s jednotlivými výstupy posuvného registru, jehož taktovací vstup je spojen s výstupem budicího oscilátoru, přičemž k výstupům paměťového registru jsou připojeny vstupy číslicově analogového převodníku, jehož výstup je spojen 3 jedním vstupem komparátoru a řídicí vstup budicího oscilátoru je spojen s výstupem řídicího obvodu, jehož jeden vstup je spojen se spouětěcím vstupem zapojení a jehož druhý vstup je spojen s výstupem posuvného registru, vyznačené tím, že na vstupní svorku (100) je zapojen invertujíeí vstup (80) komparátoru (1) přes první výstup prvního spínacího členu (200) s prvním vstupním odporem (30), neinvertujicí vstup (81) komparátoru (1) přes první výstup druhého spínacího členu (201) s druhým vstupním odporem (31) a zapinací obvod (203) přes první výstup obvodu polarity (204), na zapinací obvod (203) jsou zapojeny první a druhý spínací člen (200, 201) a kompenzační spínací člen (202), který je zapojen přee odporový délič (33, 34) na neinvertujicí vstup (81) komparátoru (1), přičemž na nulovou sběrnici ; (101) jsou zapojeny první a druhý spínací člen (200, 201), kompenzační spínací člen (202) a obvod polarity (204), a výstup údaje polarity (103) je mezi zapínacím obvodem (203) a obvodem polarity (204).

2. Zapojení podle bodu 1, vyznačené tím, že první spínací člen (200) je tvořen dvěma tranzistory (20, 21), jejichž kolektory (K) jsou spolu spojeny a připojeny na vstupní svorky (100), přičemž emitor (E) prvního tranzistoru (20) je spojen s invertujíoím vstupem (80) komparátoru (1) a emitor (E) druhého tranzistoru (21) je spojen s nulovou sběrnicí (101), přičemž druhý spínací člen (201) je tvořen dvěma tranzistory (22, 23), jejichž kolektory (K) jsou spolu spojeny a připojeny na vstupní svorku (100), emitor prvního tranzistoru (22) je spojen s neinvertujícím vstupem (81) komparátoru (1) a emitor (E) druhého tranzistoru (23) je spojen s nulovou sběrnicí (101) a řídicí elektroda druhého tranzistoru (21) prvního spínacího členu (200) je spojena se řídicí elektrodou prvního tranzistoru (22) druhého spínacího členu (201) a s kolektorem prvního zapínacího tranzistoru (25) zapínacího obvodu (203), přičemž řídicí elektroda pivního tranzistoru (20) prvního spínacího členu (200) je spojena se řídicí elektrodou druhého tranzistoru (23) druhého spínacího členu (201) a dále s kolektorem druhého zapínacího tranzistoru (26) zapínacího obvodu (203).

3. Zapojení podle bodu 1, vyznačené tim, že zapinací obvod (203) je tvořen dvěma zapinacimi tranzistory (25, 26), jejichž emitory jsou spojeny s nulovou sběrnicí (101) a kolektory jsou osmým a jedenáctým pracovním odporem (37, 40) spojeny se zápornou napájecí sběrnicí (C), přičemž báze prvního zapínacího tranzistoru (25) je spojena s výstupem pomocného komparátoru (27) obvodu polarity (204) přes desátý odpor (39) a báze druhého zapínacího tranzistoru (26) je spojena s kolektorem invertujícího tranzistoru (28) obvodu (204) polarity, přes třináctý odpor (42).

4. Zapojení podle bodu 1, vyznačené tím, že obvod polarity (204) je tvořen pomocným komparátorem (27), jehož invertujíeí vstup je spojen s nulovou sběrnicí (101) přes patnáctý odpor (44), jehož neinvertujicí vstup je přes čtrnáctý odpor (43) spojen se vstupní svorkou (100) zapojení a jehož výstup je spojen s bází invertujícího tranzistoru (28) přes Šestnáctý odpor (45), jehož emitor je spojen s nulovou sběrnicí (101) a jehož kolektor je přes sedmnáctý pracovní odpor (46) spojen s kladnou napájecí sběrnicí (B).

5. Zapojeni podle bodu 1, vyznačená tím, že kompenzační spínací člen (202) je tvořen tranzistorem (24), jehož emitor (E) je spojen s nulovou sběrnicí (101), jehož řídicí elek* troda je spojena s kolektorem prvního zapínacího tranzistoru (25) zapínacího obvodu (203) a jehož kolektor (K) je jednak přes Šestý odpor (35) spojen se středem děliče složeného ze čtvrtého a pátého odporu (33, 34) a zapojeného mezi neinvertujícím vstupem (81) komparátoru (1) a nulovou sběrnicí (101), jednak přes sedmý pracovní odpor (36) s kladnou napájecí sběrnicí (B).