CS211462B1

CS211462B1 - Connection of analog-to-digital converter

Info

Publication number: CS211462B1
Application number: CS16378A
Authority: CS
Inventors: Jan Bydzovsky
Original assignee: Jan Bydzovsky
Priority date: 1978-01-09
Filing date: 1978-01-09
Publication date: 1982-02-26

Abstract

Zapojení kompenzačního analogově čislícového převodníku je určeno pro převod napětí libovolné polarity, přivedeného mezi vstupní svorku zapojení a nulovou sběrnici. Mezi vstupní svorku a invertující vstup komparátoru je zapojen spínací člen. Podobně i mezi vstupní svorku a neinvertující vstup komparátoru js zapojen dalěí spínací člen. Tyto spínací členy jsou ovládány z obvodu polarity prostřednictvím zapínacího obvodu. Spínací členy jsou tvořeny dvěma unipolárními tranzistory řízenými elektrickým polem. Kolektory tranzistorů jsou spojeny do uzlového bodu, který je zapojen na vstupní svorku. Kompenzační analogově číslicový převodník lze použít tam, kde se požaduje převod údaje. Jsou to vstupní části řízených soustav pro sběr dat, vstupní části číslicových měřicích ústředen apod.The connection of the compensating analog-to-digital converter is intended for converting voltage of any polarity, supplied between the input terminal of the connection and the zero bus. A switching element is connected between the input terminal and the inverting input of the comparator. Similarly, another switching element is connected between the input terminal and the non-inverting input of the comparator. These switching elements are controlled from the polarity circuit by means of a switching circuit. The switching elements are formed by two unipolar transistors controlled by an electric field. The collectors of the transistors are connected to a node point, which is connected to the input terminal. The compensating analog-to-digital converter can be used where data conversion is required. These are the input parts of controlled systems for data acquisition, the input parts of digital measuring centers, etc.

Description

Vynález se týká zapojení kompenzačního analogově číslicového převodníku sestávajícího z komparátoru a invertujicím a neinvertujicím vstupem, jehož výstup je spojen s pamětovým registrem, jehož jednotlivé bistabilní obvody jsou spojeny s jednotlivými výstupy posuvného registru, jehož taktovací vstup je spojen s výstupem budicího oscilátoru, přičemž k výstupům pamětového registru jsou připojeny vstupy číslicově analogového převodníku, jehož výstup je spojen s jedním vstupem komparátoru a řídicí vstup budicího oscilátoru je spojen s výstupem řídicího obvodu, jehož jeden vstup je spojen se spouštěcím vstupem zapojení a jehož druhý vstup je spojen s výstupem posuvného registru.BACKGROUND OF THE INVENTION The present invention relates to an analog-to-digital converter consisting of a comparator and an inverting and non-inverting input, the output of which is connected to a memory register, the individual bistable circuits of which are connected to individual outputs of the shift register. the inputs of the digital-to-analog converter are connected to the memory register, the output of which is connected to one comparator input, and the drive input of the excitation oscillator is connected to the control circuit output, one input of which is connected to the wiring start input and the other input is connected to the shift register output.

Nejbližší známé zapojení kompenzačního analogově číslicového převodníku sestává z komparátoru s invertujicím a neinvertujicím vstupem, jehož výstup je spojen s pamělovým registrem. Jednotlivé bistabilní obvody pamětového registru jsou spojeny s jednotlivými výstupy posuvného registru, jehož taktovací vstup je spojen s výstupem budicího oscilátoru. K výstupům pamětového registru jsou připojeny vstupy číslicově analogového převodníku, jehož výstup je spojen s jedním vstupem komparátoru. Řídicí vstup budicího oscilátoru je spojen s výstupem řídicího obvodu, jehož první vstup je spojen se spouštěcím vstupem zapojení a jehož druhý vstup je spojen s výstupem posuvného registru.The closest known wiring of the analog-to-digital converter consists of a comparator with an inverting and non-inverting input whose output is connected to a memory register. The individual bistable circuits of the memory register are connected to individual outputs of the shift register, whose clock input is connected to the output of the excitation oscillator. The inputs of the digital-to-analog converter are connected to the outputs of the memory register, the output of which is connected to one comparator input. The excitation oscillator control input is coupled to the output of a control circuit whose first input is coupled to the wiring start input and the second input is coupled to the shift register output.

Toto zapojení kompenzačního analogově číslicového převodníku je vhodné pro převod napětí pouze jedné polarity. Při spojení výstupu číslicově analogového převodníku přes odpor s invertujicím vstupem komparátoru se jedná o napětí záporné polarity, které je možno připojit mezi vstupní svorku a nulovou sběrnici. Při spojení vývodu výstupu číslicově analogového převodníku přes odpor s neinvertujicím vstupem komparátoru se jedná o napětí kladné polarity.This wiring of the analog to digital converter is suitable for the conversion of voltage of only one polarity. When connecting the output of the digital-to-analog converter via a resistor with the inverting input of the comparator, it is a negative polarity voltage that can be connected between the input terminal and the neutral bus. Positive polarity voltage is connected to the digital-to-analog converter output terminal via a resistor with a non-inverting comparator input.

Zapojení kompenzačního analogově číslicového převodníku podle vynálezu odstraňuje zmíněné nevýhody a jeho podstata spočívá v tom, že na vstupní evorku je zapojen invertující vstup komparátoru přes první výstup prvního spínacího členu s prvním vstupním odporem, neinvertující vstup komparátoru přes první výstup druhého spínacího členu s druhým vstupním odporem a zapínací obvod přes první výstup obvodu polarity. Na zapínací obvod jsou zapojeny první a druhý spínací člen a kompenzační spínací člen, který je zapojen přes odporový dělič na neinvertující vstup komparátoru. Na nulovou sběrnici jsou zapojeny první a druhý spínací člen, kompenzační spínací člen a obvod polarity. Výstup údaje polarity je mezi zapínacím obvodem a obvodem polarity.Invention of the analog-to-digital converter according to the invention eliminates these disadvantages and is based on the fact that the inverting comparator input is connected through the first output of the first switching element with the first input resistance, the non-inverting comparator input through the first output of the second switching element with the second input resistance. and a closing circuit via a first polarity circuit output. The first and second switching members and the compensating switching member, which is connected via a resistive divider to the non-inverting comparator input, are connected to the circuit. The first and second switching members, the compensating switching member and the polarity circuit are connected to the zero bus. The polarity reading is between the closing circuit and the polarity circuit.

Převodník může zpracovávat vstupní napětí o libovolné polaritě a na svém výstupu současně poskytuje informaci o této polaritě. Yýhoda zapojení je, že převodník zpracovává vstupní analogové napětí o libovolné polaritě a současně na svém výstupu poskytuje informaci o této polaritě.The converter can process input voltage of arbitrary polarity and at its output it also provides information about this polarity. The advantage of wiring is that the converter processes analog input voltage of any polarity and at the same time provides its polarity information at its output.

Na připojených výkresech je na obr. 1 blokové echéma zapojeni kompenzačního analogově číslicového převodníku podle vynálezu a na obr. 2 je schéma s podrobným rozkreslením některých obvodů.In the accompanying drawings, Fig. 1 is a block echo diagram of a compensating analog-to-digital converter according to the invention; and Fig. 2 is a schematic diagram of some circuits.

Na obr. 1 je bloková schéma zapojeni kompenzačního analogově číslicového převodníku podle vynálezu, které sestává z komparátoru i, který je svým výstupem připojen k vstupu 105 pamětového registru g. Výstupy 150. 151 . 15N tohoto pamětového registru g jsou spojeny se vstupy 160. 161 . 160N číslicově analogového převodníku 6, dále pak vstupy 140. 141 . 14N pamětového registru g jsou spojeny s výstupy 130. 131 . 13N posuvného registru £. Řízení převodníku je provedeno z řídicího obvodu 2, přičemž výstup tohoto řídicího, obvodu 2 ovládá vstup budicího oscilátoru g. Výstup posuvného registru i je spojen s řídicím obvodem 2. Mezi výstupem 104 číslicově analogového převodníku 6 a invertujicím vstupem 80 komparátoru £ je proveden spoj stvořený třetím odporem 32.Fig. 1 is a block diagram of a compensating analog-to-digital converter according to the invention, which consists of a comparator 1, which is connected to an input 105 of the memory register g by its outputs. Outputs 150, 151. 15N of this memory register g are connected to the inputs 160, 161. 160N digital to analog converter 6, then inputs 140. 141. The memory register 14Ns are associated with the outputs 130, 131. 13N of shift register £. The transducer is controlled from the control circuit 2, the output of this control circuit 2 controlling the input of the excitation oscillator g. The output of the shift register i is connected to the control circuit 2. Between the output 104 of the digital analog converter 6 and the inverting input 80 third resistance 32.

Vstupní napětí o libovolné polaritě je přivedeno mezi vstupní svorku 100 a nulovou sběrnici 101. přičemž mezi vstupní svorkou 100 a invertujicím vstupem 80 komparátoru £ je proveden spoj sestávající ze sériové kombinace prvního vstupního odporu 30 a prvního spínacího ílenu 200 přičemž jeden vývod odporu 30 je připojen ke vstupní svorce 100 a výstup prvního spínacího členu 200 k invertujicímu vstupu 80 komparátoru i· Mezi vstupní svorkou 100 _a neinvertujícím vstupem 81 komparátoru 1 je proveden spoj sestávající ze sériové kombinace druhého vstupního odporu 31 a druhého spínacího členu 201.An arbitrary polarity input voltage is applied between the input terminal 100 and the neutral bus 101. wherein a connection consisting of a series combination of the first input resistor 30 and the first switching resistor 200 is made between the input terminal 100 and the inverting input 80 of the comparator 8, one resistor terminal 30 being connected to the input terminal 100 and the output of the first switching member 200 to the inverting input 80 of the comparator 1. A connection consisting of a series combination of the second input resistor 31 and the second switching member 201 is made between the input terminal 100 _{and the} non-inverting input 81 of the comparator 1.

Jeden vývod odporu 31 je připojen ke vstupní svorce 100 a jeden vývod druhého spínacího členu 201 k neinvertujícímu vstupu 81 komparátoru X· Jeden vývod pivního spínacího členu 200 a jeden vývod spínacího členu 201 je spojen s nulovou sběrnicí 101. Řídicí vstupy 60.One terminal of the resistor 31 is connected to the input terminal 100 and one terminal of the other switching member 201 to the non-inverting input 81 of comparator X. One terminal of the beer switching member 200 and one terminal of the switching member 201 is connected to the neutral bus 101.

prvního spínacího členu 200 jsou spojeny výstupy 64. 65 zapínacího obvodu 203. Mezi neinvertujícím vstupem 81 komparátoru i s nulovou sběrnicí 101 je dále proveden vodivý spoj sestávající ze sériové kombinace čtvrtého odporu 33 a pátého odporu 34. přičemž vývod odporu 33 je. spojen s neinvertujícím vstupem 81 komparátoru 1 a jeden vývod odporu 34 je epojen s nulovou sběrnicí 101. Mezi uzlový bod tvořený odpory 33 a 34 a nulovou sběrnicí je zapojen kompenzační spínací člen 202. jehož řídicí vstup 68 je'spojen s výstupem 65 zapínacího obvodu 203 a napájecí vstup s kladnou napájecí sběrnicí 8.The first switching member 200 is coupled to the outputs 64, 65 of the switching circuit 203. Between the non-inverting comparator input 81 and the zero bus 101, there is further provided a conductive connection consisting of a series combination of the fourth resistor 33 and the fifth resistor 34. connected to the non-inverting input 81 of comparator 1 and one terminal of resistor 34 is coupled to neutral bus 101. A compensating switching member 202 is connected between a node formed by resistors 33 and 34 and a neutral bus. and a positive power bus input 8.

Mezi vstupní svorku 100 a nulovou napájecí sběrnici 101 je dále zapojen obvod 204 polarity, jehož dva výstupy jsou spojeny se zapínacím obvodem 203.Further, a polarity circuit 204 is connected between the input terminal 100 and the neutral power bus 101, the two outputs of which are coupled to the control circuit 203.

Impulsní napětí pro spouátění převodníku je přivedeno mezi spouštěcí vstup 102 a nulovou sběrnici 101. Vstup 102 je spojen se řídicím obvodem 2. Druhý vstup tohoto řídicího obvodu 2 je spojen s výstupem posuvného regietru X, výstup pak je spojen se řídicím vetupem budicího oscilátoru 4·The pulse voltage for triggering the converter is applied between the trigger input 102 and the neutral bus 101. The input 102 is connected to the control circuit 2. The second input of this control circuit 2 is connected to the output of the sliding regulator X;

Ka obr. 2 je znázorněno blokové schéma z obr. 1 s podrobným rozkreslením některých obvodů.FIG. 2 is a block diagram of FIG. 1 with detailed drawings of some circuits.

První spínací člen 200 je tvořen dvěma unipolárními tranzistory 20, 21 řízenými elektrickým polem, v přikladu dle obr. 2 s kanálem typu P. Kolektory K tranzistorů 20 a 21 jsou spojeny do uzlového bodu, do kterého je připojen jeden vývod odporu JO,. Snitor E prvního tranzistoru 20 je spojen s invertujícím vstupem 80 komparátoru 1, emitor E druhého tranzistoru 21 s nulovou sběrnicí 101.The first switching member 200 is formed by two unipolar transistors 20, 21 controlled by an electric field, in the example of FIG. 2, with a P-channel. Collectors K of transistors 20 and 21 are connected to a node point to which one resistor terminal 10 is connected. The transistor E of the first transistor 20 is coupled to the inverting input 80 of the comparator 1, the emitter E of the transistor 21 to the zero bus 101.

Druhý spínací člen 201 je tvořen dvěma unipolárními tranzistory 22. 23. řízenými elektrickým polem, v přikladu dle obr. 2 s kanálem typu P. Kolektory K tranzistorů 22 a 23 jsou spojeny do uzlového bodu, do kterého je připojen jeden vývod druhého vstupního odporu 31. Emitor E prvního tranzistoru 22, je spojen s neinvertujícím vstupem 81 komparátoru X, emitor £ druhého tranzistoru 23 je spojen s nulovou sběrnici 101.The second switching member 201 is formed by two unipolar transistors 22. 23. controlled by an electric field, in the example of Fig. 2, with a P-channel. Collectors K of transistors 22 and 23 are connected to a node point to which one terminal of the second input resistor 31 is connected. The emitter E of the first transistor 22 is coupled to the non-inverting input 81 of the comparator X, the emitter druhého of the second transistor 23 is coupled to the zero bus 101.

Řídicí elektroda druhého tranzistoru 21 prvního spínacího členu 200 je vodivě spojena se řídicí elektrodou prvního tranzistoru 22 druhého spínacího členu 201 a dále s kolektorem prvního zapínacího tranzistoru 23 zapínacího obvodu 203. Řídicí elektroda prvního tranzistoru 20 prvního spínacího členu 200 je vodivě spojena se řídicí elektrodou druhého tranzistoru 23 druhého spínacího členu 201 a dále pak s kolektorem druhého zapínacího tranzistoru 26 zapínacího obvodu 203.The control electrode of the second transistor 21 of the first switching member 200 is conductively coupled to the control electrode of the first transistor 22 of the second switching member 201, and further to the collector of the first switching transistor 23 of the switching circuit 203. the transistor 23 of the second switching member 201 and then with the collector of the second switching transistor 26 of the switching circuit 203.

Kompenzační spínací člen 202 je tvořen sériovou kombinací šestého odporu 35 a unipolárního tranzistoru 2χ řízeného elektrickým polem, přičemž emitor E tranzistoru 24 je spojen s nulovou sběrnicí 101 a kolektor K je připojen do uzlového bodu, do kterého je zapojen jeden vývod odporu 35 a jeden vývod odporu 46, který je svým druhým vývodem spojen s kladnou napájecí sběrnicí B. Řídicí elektroda tranzistoru 24 je spojena s kolektorem K prvního zapínacího tranzistoru 25 zapínacího obvodu 203.The compensating switch member 202 is a series combination of the sixth resistor 35 and the unipolar transistor 2χ controlled by the electric field, the emitter E of the transistor 24 being coupled to the neutral bus 101 and the collector K connected to a node where one resistor terminal 35 and one terminal are connected. The control electrode of the transistor 24 is connected to the collector K of the first start-up transistor 25 of the start-up circuit 203.

Obvod polarity 204 je tvořen pomocným komparátorem 27. mezi jehož neinvertující vstup a vstupní svorku J00 je zapojen čtrnáctý odpor X4 a mezi invertující vstup a nulovou sběrnici 101 patnáctý odpor XX'. Na výstupu pomocného komparátoru 27 je zapojena báze invertujíoí ho tranzistoru 28, přičemž toto propojeni tvoří šestnáctý odpor gg. Qaitor invertujiciho tranzistoru 28 je spojen s nulovou sběrnici 101 . ke kolektoru je připojen sedmnáctý odpor 46. který je svým druhým vývodem připojen ke kladné napájecí sběrnici B.The polarity circuit 204 is formed by an auxiliary comparator 27 between which a non-inverting input and an input terminal 100 is connected a fourteenth resistor X4 and between the inverting input and a zero bus 101 a fifteenth resistor XX '. At the output of the auxiliary comparator 27, the base of the inverting transistor 28 is connected, this connection being a sixteenth resistor gg. The Qaitor of the inverting transistor 28 is coupled to the neutral bus 101. a seventeenth resistor 46 is connected to the collector, which is connected to the positive power bus B by its second terminal.

Výstup pomocného komparátoru 27 je spojen s bází prvního zapínacího tranzistoru 25 zapínacího obvodu 203. přičemž tento spoj je tvořen desátým odporem gg. Kolektor invertujícího tranzistoru 28 je spojen přes třináctý odpor 42 s bází druhého zapínacího tranzistoru 26. Kolektor invertujiciho tranzistoru 28 je současně spojen a výstupní svorkou 103 údaje polarity. Zapínací obvod 203 je tvořen zapínacími tranzistory 25 á 26 typu PNP, kde emitor prvního zapínacího tranzistoru 25 je spojen s nulovou sběrnicí 101 a kolektor je připojen přes osmý odpor 37 k záporné napájecí sběrnici C. Mezi touto sběrnicí C a bází prvního zapínacího tranzistoru 25 je zapojen devátý odpor 38. Emitor druhého zapínacího tranzistoru 26 je spojen s nulovou sběrnicí 101 . kolektor pak přes jedenáctý odpor 40 se zápornou napájecí sběrnicí C. Mezi touto zápornou napájecí sběrnicí C a bází druhého zapínacího tranzistoru 26 je zapojen dvanáctý odpor 41.The output of the auxiliary comparator 27 is coupled to the base of the first switch-on transistor 25 of the switch-on circuit 203, which connection is formed by a tenth resistor gg. The collector of the inverting transistor 28 is coupled via a thirteenth resistor 42 to the base of the second switch-on transistor 26. The collector of the inverting transistor 28 is simultaneously coupled to the polarity output terminal 103. The circuitry 203 is comprised of PNP-type on-board transistors 25 and 26, wherein the emitter of the first-on switch-on transistor 25 is coupled to the neutral bus 101 and the collector is connected via an eighth resistor 37 to the negative power bus C. a ninth resistor 38 is connected. The emitter of the second switch-on transistor 26 is connected to the neutral bus 101. the collector is then connected via the eleventh resistor 40 with the negative power bus C. A twelfth resistor 41 is connected between the negative power bus C and the base of the second on-line transistor 26.

Zapojení analogově číslicového převodníku je určeno pro převod napětí libovolné polarity, přivedeného mezi vstupní svorku 100 a nulovou sběrnici 101. Mezi vstupní svorku 100 a invertující vstup 80 komparátoru g je zapojen první spínací člen 200. podobně i mezi vstupní svorku 100 a neinvertující vstup 81 je zapojen druhý spínací člen 201. Tyto spínací členy 200. 201 jsou ovládány z obvodu polarity 204 prostřednictvím zapínacího obvodu 203.The analog-to-digital converter wiring is for converting any polarity voltage applied between the input terminal 100 and the neutral bus 101. A first switching member 200 is connected between the input terminal 100 and the inverting input 80 of the comparator g. likewise between the input terminal 100 and the non-inverting input 81 a second switching member 201. These switching members 200, 201 are controlled from the polarity circuit 204 by the switching circuit 203.

Uvažujeme nejprve případ, kdy je mezi vstupní svorku 100 a nulovou sběrnici 101 připojeno napětí kladné polarity. Na výstupu pomocného komparátoru 27 je napětí odpovídající logické jedničce a v důsledku toho je navazující první zapínací tranzistor 25 zapínacího obvodu 203 v nevodivém stavu, na jeho kolektoru je tedy napětí záporné napájecí sběrnice C. V důsledku toho je druhý tranzistor 21 sepnutý a rovněž tak i první tranzistor 22. Na kolektoru invertujiciho tranzistoru 28 je napětí odpovídající logické nule a navazující druhý zapínací tranzistor 26 zapínacího obvodu 203 je v sepnutém stavu, to jest na jeho kolektoru je napětí blízké nule. V důsledku toho je první tranzistor 20 v nevodivém stavu, stejně tak i druhý tranzistor 23. Spínací členy 200 a 201 připínají vstupní napětí buň ke invertujícímu vstupu 80 nebo k neinvertujícímu vstupu 81 . dle polarity, která' je identifikována pomoci obvodu 204 polarity. Kompenzační spínací člen 202 slouží k vyrovnání symetrie komparátoru g při přepnutí spínacích členů 200. 201. Vlastni komparátor g vykazuje v důsledku nedokonalosti výroby určitou nesymetrii v počátečním nastaveni. K vyrovnání této nesymetrie slouží čtvrtý a pétý odpor gg, 34 a kompenzační spínací člen 202. V případě kladného napětí je tranzistor 24 sepnutý, přičemž ovlédací napětí je přivedeno z kolektoru prvního zapínacího tranzistoru 25. V důsledku sepnutí tranzistoru 24 se mění velikost kompenzačního napětí, která je přiváděno z kladné napájecí sběrnice B.We first consider the case where a positive polarity voltage is applied between the input terminal 100 and the neutral bus 101. At the output of the auxiliary comparator 27, the voltage corresponds to the logic one and, consequently, the first switching transistor 25 of the switching circuit 203 is in a non-conductive state, so its negative collector voltage C is connected to its collector. The first transistor 22 on the inverting transistor 28 has a voltage equal to logic zero and the adjacent second transistor 26 of the switching circuit 203 is in the closed state, i.e., on its collector, the voltage is close to zero. As a result, the first transistor 20 is in a non-conductive state as well as the second transistor 23. The switching members 200 and 201 apply the input voltage to the cells to the inverting input 80 or to the non-inverting input 81. according to the polarity identified by the polarity circuit 204. The compensating switching member 202 serves to compensate for the symmetry of the comparator g when the switching members 200, 201 are switched. 201. The comparator g itself exhibits some imbalance in the initial setting due to manufacturing imperfections. To compensate for this asymmetry, the fourth and fifth resistors gg, 34 and the compensating switching member 202. In the case of a positive voltage, transistor 24 is closed, and the overvoltage is supplied from the collector of the first closing transistor 25. which is fed from the positive power bus B.

Kompenzační analogově číslicový převodník podle vynálezu lze použít všude, kde se požaduje převod analogových napětí obojí polarity na číslicové údaje, například ve vstupních částech řízených soustav pro sběr dat, ve vstupních částech číslicových měřicích ústředen a podobně.The analog-to-digital converter of the present invention can be used wherever the conversion of analog voltages of both polarities to digital data is desired, for example in the input portions of the controlled data acquisition systems, the input portions of the digital metering units and the like.

Claims

1. An analog-to-digital converter consisting of a comparator 3 with an inverting and non-inverting input, the output of which is connected to a memory register, the individual bistable circuits of which are connected to individual outputs of the shift register, the clock input of which is connected to the driver oscillator output. registers are connected inputs of digital analog converter, whose output is connected by 3 one comparator input and control input of excitation oscillator is connected to output of control circuit, one input is connected to start input of wiring and whose other input is connected to output of shift register, that the inverting input (80) of the comparator (1) is connected to the input terminal (100) through the first output of the first switching member (200) with the first input resistor (30), the non-inverting input (81) of the comparator (1) through the first output of the second sp a switching member (201) with a second input resistor (31) and a switching circuit (203) via the first output of the polarity circuit (204), the switching circuit (203) being connected to the first and second switching members (200, 201) and 202), which is connected via a resistive divider (33, 34) to the non-inverting input (81) of the comparator (1), wherein the zero bus; (101), the first and second switching members (200, 201), the compensating switching member (202), and the polarity circuit (204) are connected, and the polarity reading (103) is output between the switching circuit (203) and the polarity circuit (204).

Wiring according to claim 1, characterized in that the first switching member (200) is formed by two transistors (20, 21) whose collectors (K) are connected together and connected to the input terminals (100), the emitter (E) of the first the transistor (20) is connected to the inverting input (80) of the comparator (1) and the emitter (E) of the second transistor (21) is connected to the neutral bus (101), the second switching member (201) being formed by two transistors (22, 23). ) whose collectors (K) are connected and connected to the input terminal (100), the emitter of the first transistor (22) is connected to the non-inverting input (81) of the comparator (1) and the emitter (E) of the second transistor (23) is connected to and the control electrode of the second transistor (21) of the first switching member (200) is connected to the control electrode of the first transistor (22) of the second switching member (201) and to the collector of the first switching transistor (25) of the switching circuit (203). control electrode p The first transistor (20) of the first switching member (200) is connected to the control electrode of the second transistor (23) of the second switching member (201) and further to the collector of the second switching transistor (26) of the switching circuit (203).

3. The circuit according to claim 1, characterized in that the switching circuit (203) is formed by two switching transistors (25, 26), the emitters of which are connected to the neutral bus (101) and the collectors are the eighth and eleventh working resistors (37, 40). connected to the negative power bus (C), the base of the first on transistor (25) being coupled to the output of the auxiliary comparator (27) of the polarity circuit (204) via a tenth resistor (39) and the base of the second on transistor (26) connected to the inverting collector a transistor (28) of the polarity circuit (204) through a thirteenth resistor (42).

4. The circuit according to claim 1, wherein the polarity circuit (204) comprises an auxiliary comparator (27) whose inverting input is coupled to the neutral bus (101) via a fifteenth resistor (44) whose non-inverting input is via a fourteenth resistor. 43) coupled to the input input terminal (100) and whose output is coupled to the base of the inverting transistor (28) via a 16th resistor (45), whose emitter is coupled to a zero bus (101) and whose collector is over the 17th working resistor (46) connected to the positive power bus (B).

5. The circuit according to claim 1, wherein the compensating switching member (202) comprises a transistor (24) whose emitter (E) is coupled to a neutral bus (101) whose control electrode is connected to the collector of the first switching transistor. (25) a switching circuit (203) and whose collector (K) is connected via the Sixth Resistor (35) to the center of the divider consisting of the fourth and fifth resistors (33, 34) and connected between the non-inverting input (81) of the comparator (1); via the seventh working resistor (36) with the positive power bus (B).