CS210326B1 - Zapojení pro dekódování fázově kódovaného signálu - Google Patents

Zapojení pro dekódování fázově kódovaného signálu Download PDF

Info

Publication number
CS210326B1
CS210326B1 CS561278A CS561278A CS210326B1 CS 210326 B1 CS210326 B1 CS 210326B1 CS 561278 A CS561278 A CS 561278A CS 561278 A CS561278 A CS 561278A CS 210326 B1 CS210326 B1 CS 210326B1
Authority
CS
Czechoslovakia
Prior art keywords
input
output
counter
signal
decoding
Prior art date
Application number
CS561278A
Other languages
English (en)
Inventor
Jilji Krejci
Jan Plevka
Original Assignee
Jilji Krejci
Jan Plevka
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jilji Krejci, Jan Plevka filed Critical Jilji Krejci
Priority to CS561278A priority Critical patent/CS210326B1/cs
Publication of CS210326B1 publication Critical patent/CS210326B1/cs

Links

Landscapes

  • Signal Processing For Digital Recording And Reproducing (AREA)

Description

Vynález se týká zapojení pro dekódování fázově kódovaného signálu s číslicovými integrovanými obvody vhodné zejména pro čtecí elektroniku číslicových kazetových magnetofonů.
V současné době se pro záznam a čteni číslicových informací v magnetopáskových jednotkách a zejména v kazetových magnetopáskových jednotkách běžně používá fázového kódování. Podstata dekódování spočívá v rozlišení směru změn signálu a současně rozlišení změn signálu nesoucích informaci a změn nenesoucích informaci. Při čtení zaznamenané informace je nutné respektovat kolísání hustoty záznamu, dané kolísáním rychlosti posuvu pásky při čtení. Tyto faktory značnou měrou ovlivňují zapojení pro dekódování signálu.
Pro zasynchronování dekodéru při čtení je na počátku záznamu umístěn znak sestávající z 8 změn signálu nesoucích pouze informaci. Přečtením tohoto znaku se uvede dekodér do souběhu s rychlostí přijímaných změn. Při dalších eventuálních změnách rychlosti čtení informace se stačí dekodér sám korigovat na změněnou rychlost.
Některé dosud známé dekodéry využívají principu automatické fázové synchronizace. Efektivní využití tohoto principu však předpokládá použití speciálního LST obvodu - napětově řízeního oscilátoru a fázového detektoru. Jiné zapojení dekodéru používá analogových prvků s využitím principu nabíjení kapacity.
Nevýhodou stávajících řešení je nedostupnost speciálních obvodů, menší spolehlivost analogových prvků, větší složitost zapojení nebo nemožnost rychlostní korekce po přijetí synchronizačního znaku.
Tyto nevýhody odstraňuje zapojení pro dekódování fázově kódovaného signálu podle vjrná2,0326 lezu, jehož podstatou je, že jeho první vstup je připojen k prvnímu vstupu výstupního obvodu a k prvnímu vstupu hradlované propusti, jejíž výstup je připojen na druhý vstup výstupního obvodu, jehož výstup je výstupem zařízení a současně na vstup řídicího registru, jehož třetí výstup je připojen na třetí vstup vratného čítače a na druhý vstup klopného obvodu, zatímco první výstup řídicího registru je připojen ke druhému vstupu hradlované propusti, kdežto druhý výstup řídicího registru je připojen k druhému vstupu násobičky a na druhý vstup čítače, přičemž druhý vstup zapojení je spojen s prvním vstupem násobičky a s prvním vstupem vratného čítače, jehož přenosný výstup je připojen na první vstup klopného obvodu, jehož výstup je připojen na druhý vstup hradlované propusti, výstup násobičky je spojen se vstupem čítače, jehož paralelní výstup je připojen na paralelní vstup vratného čítače.
Výhoda tohoto zapojení je v jednoduchosti, spolehlivosti zapojení a v rychlosti zpětné vazby, která reaguje pouze se spožděním jedné periody dané časovým rozpětím dvou po sobě jdoucích změn signálu nesoucích informaci. Dalěí výhodou je’ to,'že dekodér v zasynchronovaném stavu vyrovnává kolísající rychlost změn po celou dobu záznamu.
Zapojení pro dekódování podle vynálezu je tvořeno hradlovou propustí J., na jejíž výstup je připojen řídicí registr 2 a současně druhý vstup 33 výstupního obvodu 2, jehož výstup 34 je současně výstupem 31 dekóderu. První výstup 16 řídicího registru 2 je spojen s druhým vstupem 12 hradlové propusti J_, jeho druhý výstup 15 je spojen jednak s druhým vstupem 30 násobičky J, jednak s druhým vstupem 21 čítače 4, zatímco jeho třetí výstup 12 je připojen na třetí vstup 25 vratného čítače 2 a současně na druhý vstup 28 klopného obvodu 6.
Násobička 2 je svým výstupem připojena na první vstup 20 čítače 4> jehož výstup 22 je spojen s prvním vstupem 23 vratného čítače 2, jehož výstup 26 je připojen klopný obvod 6. Výstup 29 klopného obvodu 6 je spojen s druhým vstupem 11 hradlové propusti 1, na jejíž první vstup 10 je připojen první vstup 2 zapojeni a současně první vstup 32 výstupního obvodu 2· Druhý vstup 8 zapojení je spojen jednak s prvním vstupem 18 násobičky 2> jednak s prvním vstupem 24 vratného čítače 2·
Na první vstup 2 zapojení podle vynálezu je přiveden vstupní zakódovaný signál, který je současně veden na vstup 10 hradlované propusti 1. Není-li hradlované propust blokována na svém druhém vstupu 1 1 signálem z výstupu 29 klopného obvodu 6, pak se na jejím výst. pu 13 objeví signál, jenž je přiveden na první vstup 14 řídicího registru 2 a uvede tento registr v činnost. Výstupní signál z třetího výstupu 17 řídicího registru 2 je veden na tře tí vstup 25 vratného čítače 2 a způsobí přepis hodnoty čítače 4 z jeho výstupu 22 na paralelní vstup 23 vratného čítače 2·
Signál z třetího výstupu 17 řídicího registru je dále veden na druhý vstup 28 klopného obvodu 6 a způsobí jeho překlopení tak, že se na jeho výstupu 29 objeví blokovací signál vedený na druhý vstup 11 hradlované propusti 2. Signálem z druhého výstupu 15 řídicího registru 2 přivedením na druhý vstup 30 násobičky 2 a druhý vstup 21 čítače 4 se násobička 2 a čítač 4 uvádějí do výchozího stavu. Signál z prvního výstupu 16 řídicího registru 2 přivedený na druhý vstup 12 hradlované propusti 1 upravuje vstupní signál z prvního vstupu 2· Na druhý vstup 8 jsou přivedeny odměřovací pulsy, jež jsou dále vedeny na první vstup 2i vratného čítače 2 a způsobují jeho dekrementování.
Je-li hodnota vratného čítače nulové, objeví se na jeho výstupu 26 signál, který je veden na první vstup 27 klopného obvodu 6 a způsobí jeho překlopení tak, že signál na výstupu 22 již neblokuje hradlovanou propust 4 na jejím vstupu 11 . Odměřovací pulsy jsou z druhého vstupu 8 současně vedeny na první vstup 18 násobičky 2> které je násobí koeficientem meněím než 1. Výstupní pulsy násobičky 2 jsou z jejího výstupu 19 vedeny na vstup 22 čítače 4, jenž čítá směrem nahoru. Hodnota čítače 4> načtená v časovém rozmezí mezi dvěma platnými změnami signálu, vyhadřuje dobu blokování hradlované propusti 1 v měřítku odměřovacích pulsů. Přijde-li v době blokování na první vstup 10 hradlované propusti 2 nežádoucí změna signálu, pak jí neprojde a na jejím výstupu 13 se neobjeví žádný signál.
Objeví-li se změna signálu na prvním vstupu 10 v době, kdy hradlovaná propust 2 již není blokována, objeví se na druhém vstupu 33 výstupního obvodu dekodéru 2 strobovací signál, jenž v tomto výstupním obvodu zaznamená polaritu signálu na prvním vstupu 32. Výstupní signál z výstupu 34 výstupního obvodu 2 přivedený na výstup 31 je výstupním signálem dekodéru.
Zapojení podle vynálezu je určeno především pro čtecí elektroniku číslicových kazetových magnetofonů používajících způsob fázového kódování záznamu. Dá se však použit obecně v jakékoliv páskové jednotce používající tohoto způsobu kódování.

Claims (1)

  1. PŘEDMĚT VYNÁLEZU
    Zapojení pro dekódování fázově kódovaného signálu, vyznačené tím, že jeho první vstup (9) je připojen k prvnímu vstupu (32) výstupního obvodu (7) a k prvnímu vstupu (10) hradlované propusti (1), jejíž výstup (13) je připojen na druhý vstup (33) výstupního obvodu (7), jehož výstup (34) je výstupem zapojení a současně na vstup (14) řídicího registru (2), jehož třetí výstup (17) je připojen na třetí vstup (25) vratného čítače (5) a druhý vstup (28) klopného obvodu (6), zatímco první výstup (16) řídicího registru (2) je připojen ke druhému vstupu (12) hradlované propusti (1), kdežto druhý výstup (15) řídicího registru (2) je připojen k druhému vstupu (30) násobičky (3) a na druhý vstup (21) čítače (4), přičemž druhý vstup (8) zapojení je spojen s prvním vstupem (18) násobičky (3) a s prvním vstupem (24) vratného čítače (5), jehož přenosný výstup (26) je připojen na první vstup (27) klopného obvodu (6), jehož výstup (29) je připojen na druhý vstup (11) hradlované propusti (1), výstup (19) násobičky (3) je spojen se vstupem (20) čítače (4), jehož paralelní výstup (22) je připojen na paralelní vstup (23) vratného čítače (5).
CS561278A 1978-08-30 1978-08-30 Zapojení pro dekódování fázově kódovaného signálu CS210326B1 (cs)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CS561278A CS210326B1 (cs) 1978-08-30 1978-08-30 Zapojení pro dekódování fázově kódovaného signálu

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CS561278A CS210326B1 (cs) 1978-08-30 1978-08-30 Zapojení pro dekódování fázově kódovaného signálu

Publications (1)

Publication Number Publication Date
CS210326B1 true CS210326B1 (cs) 1982-01-29

Family

ID=5401300

Family Applications (1)

Application Number Title Priority Date Filing Date
CS561278A CS210326B1 (cs) 1978-08-30 1978-08-30 Zapojení pro dekódování fázově kódovaného signálu

Country Status (1)

Country Link
CS (1) CS210326B1 (cs)

Similar Documents

Publication Publication Date Title
US4009490A (en) PLO phase detector and corrector
US4234896A (en) PCM Recording and reproducing system
US4353099A (en) Tape-recorded signal recovery method and apparatus
US4646167A (en) Time code decoder
KR880001340B1 (ko) 데이타 재생장치
US3331079A (en) Apparatus for inhibiting non-significant pulse signals
CS210326B1 (cs) Zapojení pro dekódování fázově kódovaného signálu
GB1302711A (cs)
US3656149A (en) Three frequency data separator
KR900010709A (ko) 회전체의 회전 속도를 제어하는 디지탈 서보 시스템
GB1301522A (cs)
JPS59218620A (ja) 時間軸変動吸収回路
US4134139A (en) Method and arrangement for writing and reading bit sequences
US3521260A (en) Digital data transfer system
GB1282358A (en) Improvements in magnetic tape read out signal processing systems
US3911485A (en) Self-clocking NRZ recording and reproduction system
SU1277185A1 (ru) Устройство дл магнитной записи
CA1123492A (en) Totalizer apparatus for recording two data inputs on a single channel
US4682252A (en) Method and apparatus for evaluating a recording system utilizing a programmable window generator having first and second multivibrators providing delay
JPS5943860B2 (ja) フレ−ム同期信号検出回路
SU1485387A1 (ru) Устройство для измерения экстремумов временных интервалов
SU771711A1 (ru) Устройство дл воспроизведени фазомодулированных сигналов
SU1016829A1 (ru) Устройство дл контрол верности записи-воспроизведени цифровой информации
GB1211857A (en) Digital data storage apparatus
SU1056174A1 (ru) Устройство дл вывода информации