CS210187B1 - Zapojení pro ovládáni pulsně regulovaných zdrojů - Google Patents

Abstract

Vynález se týká elektrotechniky a zejména výpočetní techniky. Vynález řeší zapojení ovládání pulsně generovaných regulovaných zdrojů pomocí obvodů, které zajištují podmínky pro zapínání, vypínání a kontrolu napájecí soustavy elektronických zařízení s ovládacími signály o nízkovoltové úrovni. Zapojení tvoří ovládací obvod nastavující jeden ze vstupů obousměrného čítače který je posouván výstupem z oscilátoru zapojeného na vstup obousměrného čítače. Tento je propojen s kontrolním obvodem jednak přes dva zdroje, jednak^přímo. Základní zapojení může být rozšířeno o oddělené paměti s derivačními vstupy. Vynález může být využit pro zapínání zdrojů v dané posloupnosti u elektronických zařízení, zejména však u grafických komplexů připojitelných k jednotné řadě počítačů JSEP, umožňující centrální ovládáni zdrojů od řídicího počítače. Vynález nejlépe charakterizují oba body předmětu vynálezu a odpovídající výkresy.

Description

Vynález se týká zapojení pro ovládání pulsně regulovaných zdrojů pomocí obvodů, které zajišlují podmínky pro zapínání, vypínání a kontrolu napájecí soustavy elektronických zařízení, jež jsou vybaveny pulsními zdroji, které umožňují jejich ovládání signály o nízkovoltové úrovni. Například zapínání zdrojů v dané posloupnosti u elektronických zařízení, zejména však u grafických komplexů připojitelných k jednotné řadě počítačů, umožňující centrální ovládání zdrojů od řídicího počítače.

Podobná zapojení obvodů pro ovládání zdrojů jsou známá, avšak dosud byla používána pro zdroje, které bylo možno ovládat jen připojením nebo odpojením napájecí sítě 220 nebo 380 V. Tento způsob vyžaduje pro ovládání každého zdroje soustavy sílový stykač nebo silnoproudé relé dimensované na spínání sílového napětí. S tím souvisí použití reléových prvků také pro jejich ovládání, jako například u ovládání zdrojů v grafických zařízeních 3.G.

Nevýhodou takto řešených obvodů ovládání zdrojů jsou značné rozměry a pokud jsou umístěny ve společné skříni s elektronikou i značné rušivé účinky při požadavku na nezávislé ovládání jednotlivých zdrojů. Zejména však neumožňují využívat ovládání výstupů pulsních zdrojů pomocí logických signálů.

Uvedené nevýhody odstraňuje zapojení pro ovládání pulsně regulovaných zdrojů, sestavené z integrovaných obvodů TTL podle vynálezu, jehož základ tvoří bloky: Pomalý oscilátor mající alespoň prvý výstup a prvý blokovací vstup, dále ovládací obvod mající alespoň tři vstupy a prvý výstup, dále obousměrný čítač mající tři vstupy a nejméně tři výstupy, z nichž alespoň dva jsou hradlované, dále kontrolní obvod mající nejméně tři vstupy a alespoň dva výstupy a konečně alespoň dva pulsni zdroje mající prvý vstup logického ovládání a prvý výstup napájecího napětí.

Podstata zapojení pro ovládání pulsně regulovaných zdrojů podle vynálezu spočívá v tom, že prvý výstup oscilátoru je zapojen na prvý vstup obousměrného čítače, zatímco prvý hradlovaný výstup čítače je přiveden na prvý logický vstup prvého ovládaného zdroje a současně na čtvrtý vstup kontrolního obvodu, přičemž prvý výstup prvého zdroje je přiveden na prvý vstup kontrolního obvodu, přičemž druhý hradlovaný výstup obousměrného čítače je přiveden na prvý vstup druhého ovládaného zdroje a současně na pátý vstup kontrolního obvodu, přičemž prvý výstup druhého zdroje je zapojen na druhý vstup kontrolního obvodu, zatímco třetí výstup obousměrného čítače je zapojen na třetí vstup kontrolního obvodu, přičemž prvý výstup kontrolního obvodu je zapojen na prvý blokovací vstup oscilátoru, zatímco druhý výstup kontrolního obvodu je zapojen současně na třetí vstup obousměrného čítače a třetí vstup ovládacího obvodu, přičemž prvý vstup ovládacího obvodu je určen pro povelový signál, zatímco druhý vstup ovládacího obvodu je určen pro signál pro nouzové vypnutí, přičemž prvý výstup ovládacího obvodu je zapojen na druhý vstup obousměrného čítače.

Uvedené základní zapojení lze upravit tak, že obousměrný čítač je rozšířen o oddělené paměti čítače, kterými lze při zapínání i vypínání ovládat zdroje v libovolné posloupnosti, kterou lze volit propojením jednotlivých stupňů čítače s jedničkovacími a nulovacími vstupy oddělených pamětí.

Zapojení podle vynálezu je aplikováno v ovládání zdrojů grafických komplexů EC 7907,

EC 7941 a EC 7942, čímž bylo dosaženo zapínání a vypínání soustavy ve čtyřech časově posunutých stupních s postupnou kontrolou zapínaných zdrojů i napájených míst při zmenšení celkového rozměru obvodů ovládání zdrojů o polovinu a při dosažení větší spolehlivosti použitím bezkontaktních prvků.

Na obr. 1 připojených výkresů je znázorněno základní zapojení ovládání zdrojů podle vynálezu.

Obr. 2 znázorňuje úpravu základního zapojení přidáním oddělených pamětí s derivačními vstupy k obousměrnému čítači pro volbu rozdílné posloupnosti při zapínání a vypínání zdrojové soustavy.

Na obr. 1 je nakresleno zapojení, které tvoří bloky: Pomalý oscilátor 20 mající alespoň jeden výstup 21 a jeden hradlovací vstup 22. dále ovládací obvod 1_0 mající alespoň prvý vstup 11. druhý vstup 12. třetí vstup 13 a prvý výstup 14, dále obousměrný čítač 30 mající alespoň prvý vstup 31. druhý vstup 36. třetí vstup 35 a prvý výstup 32. druhý výstup JJ, třetí výstup 34. déle prvý ovládaný zdroj 40 mající alespoň jeden logicky ovládaný vstup 41 a jeden výstup 42. dále pak druhý ovládaný zdroj 50 mající alespoň jeden logicky ovládaný vstup 51 a jeden výstup 52. dále pak kontrolní obvod 60 mající alespoň prvý vstup 61. druhý vstup 62, třetí vstup 6J, čtvrtý vstup 66, pátý vstup 62, dále prvý výstup £4 a druhý výstup 65 vzájemně propojené tak, že prvý výstup 21 oscilátoru 20 je zapojen na prvý vstup 31 obousměrného čítače JO, zatímco prvý hradlovaný výstup Jg čítače 30 je přiveden na prvý logický vstup 41 prvého pulsního zdroje 40 a současně na čtvrtý vstup 66 kontrolního obvodu 60, přičemž prvý výstup 42 zdroje 40 je přiveden na prvý vstup 61 kontrolního obvodu 60, přičemž druhý hradlovaný výstup 33 obousměrného Čítače 30 je přiveden na prvý vstup 51 druhého pulsního zdroje 50 a současně na pátý vstup 67 kontrolního obvodu 60, přičemž prvý výstup 52 zdroje 50 je zapojen na druhý vstup 62 kontrolního obvodu 60, zatímco třetí výstup 34 obousměrného čítače 30 je zapojen na třetí vstup 63 kontrolního obvodu 60, přičemž prvý výstup 64 kontrolního obvodu 60 je zapojen na prvý blokovací vstup 22 oscilátoru 20, zatímco druhý výstup 65 kontrolního obvodu 60 je zapojen současně na třetí vstup obousměrného čítače 30 a na třetí vstup 13 ovládacího obvodu 10. přičemž na prvý výstup 11 ovládacího obvodu 10 je zapojen povelový signál 111 pro zapínání a vypínání zdrojové soustavy, zatímco na druhý vstup 12 ovládacího obvodu 10 je zapojen signál 121 pro nouzové vypnuti zdrojové soustavy, přičemž prvý výstup 14 ovládacího obvodu 10 je zapojen na druhý vstup obousměrného čítače 30.

Obr. 2 znázorňuje rozšíření základního zapojení o oddělené paměti 310 a 320 s derivaěními vstupy zapojenými mezi obousměrný čítač 30 a pulsní zdroje 40 a 50. které podle nakresleného zapojení umožňují volit odlišnou posloupnost při vypínání zdrojů, než jakou byly zapínány.

Základní zapojení je upraveno tak, že prvý výstup 32 obousměrného čítače 30 je zapojen současně na prvý vstup 311 paměti 310 a na druhý vstup 322 paměti 320. zatímco druhý výstup 22 obousměrného čítače 30 je zapojen současně na druhý vstup 312 paměti 310 a prvý vstup 321 paměti 320. přičemž prvý výstup 14 ovládacího obvodu je současně zapojen na druhý vstup obousměrného čítače JO, třetí vstup 313 paměti 310 a třetí vstup 323 paměti 320. přičemž prvý výstup 314 paměti 310 je zapojen na prvý vstup 41 zdroje 40. zatímco prvý výstup 324 paměti 320 je zapojen na prvý vstup 51 zdroje 50.

Funkce ovládání zdrojů bude vysvětlena podle obrázku 1 s jednoduchou zdrojovou soustavou, sestávající ze dvou zdrojů.

Obvody ovládání zdrojů jsou napájeny z vlastního zdroje, který je aktivován v okamžiku, kdy je zdrojová soustava připojena k napájecímu sílovému napětí, čímž je k oběma zdrojům soustavy připojena pomocná i hlavní fáze a ovládání zdrojů je připraveno ke své funkci.

Příchodem povelového signálu 111 k zapnutí zdrojové soustavy na prvý vstup 1.1 ovládacího obvodu 10 se pomocí prvého výstupu 14 nastaví na druhý vstup 36 obousměrného čítače 30 úroveň určující kladný směr plnění čítače, který je posouván výstupními signály vycházejícími z výstupu 21 oscilátoru 20. které jsou zapojeny na prvý vstup 31 obousměrného čítače JO. Tímto prvním krokem nastaví na svém prvém výstupu 32 signál pro zapnutí, který je zaveden do prvého vstupu 41 zdroje 40 a současně do čtvrtého vstupu 66 kontrolního obvodu 60. Kontrolní obvod 60 svým prvým výstupem 64 zablokuje oscilátor 20 na jeho blokovacím vstupu gg. Čítač 30 se zastaví až do té doby, než zapnutý zdroj 40 začne dodávat ze svého výstupu 42 požadované napětí, přiváděné na prvý vstup 6| kontrolního obvodu 60.

Pak kontrolní obvod 60 prvým výstupem 64 zapojeným na blokovací vstup 22 oscilátoru 20 uvolní oscilátor 20. který svým výstupem 21 zapojeným na prvý vstup 31 čítače 30 po210187 sune čítač 30 o další krok, čímž svým druhým výstupem 33 zapojeným na prvý vstup 51 druhého zdroje 50 a současně na pátý vstup 67 kontrolního obvodu 60 vydá povel k zapnutí zdroje 50 a současné zahájí kontrolu jeho činnosti při opětném zastavení oscilátoru stejně jako tomu bylo při prvém kroku Čítače JO. Po provedení kontroly výstupu 52 druhého zdroje 50 uvolní kontrolní obvod opět oscilátor 20 a čítač 30 účiní další krok, který signálem na třetím výstupu 34 oznamuje na třetím vstupu 63 kontrolního obvodu 60. že zapnuti obou zdrojů soustavy je ukončeno. Současně dochází k přepnutí funkce kontrolního obvodu 60 z postupné kontroly při zapínání zdrojů na celkovou kontrolu zdrojů a napájených míst.

Dojde-li k výpadku některého z kontrolovaných napětí, kontrolní obvod 60 druhým výstupem 65 zapojeným na třetí vstup 35 čítače 30 hradluje výstupní signály na prvém výstupu 32 i druhém výstupu 33 čítače JO, čímž vypíná zdroje a současně na třetím vstupu 13 ovládacího obvodu JjO zajištuje pomocí prvého výstupu JJt přepnutí obousměrného čítače JO do opačného, vypínacího směru, čímž je čítač opět připraven k zapínací funkci. V případě příchodu signálu 121 nouzového vypnutí dochází rovněž k okamžitému vypnutí zdrojů.

Claims (2)

1. PŘEDMĚT VYNÁLEZU

   1. Zapojení pro ovládání pulsně regulovaných zdrojů s logicky ovládanými výstupy, které tvoří bloky,a to oscilátor mající alespoň prvý hradlovací vstup a prvý výstup, dále vstupní obvod mající alespoň tři vstupy a prvý výstup, obousměrný čítač mající alespoň tři vstupy a tři výstupy, dále pak kontrolní obvod mající alespoň pět vstupů a dva výstupy a konečně dva logicky ovládané zdroje mající alespoň prvý vstup a prvý výstup, vyznačující se tím, že prvý výstup (21) oscilátoru (20) je zapojen na prvý vstup (31) obousměrného čítače (30), zatímco prvý hradlovaný výstup (32) čítače (30) je přiveden na prvý logický vstup (41) prvého ovládaného zdroje (40) a současně na čtvrtý vstup (66) kontrolního obvodu (60), přičemž prvý výstup (42) prvého zdroje (40) je přiveden na prvý vstup (61) kontrolního obvodu (60), zatímco druhý hradlovaný výstup (33) čítače (30) je přiveden na prvý vstup (51) druhého ovládaného zdroje (50) a současně na pátý vstup (67) kontrolního obvodu (60), přičemž prvý výstup (52) druhého zdroje (50) je zapojen na druhý vstup (62) kontrolního obvodu (60), zatímco třetí výstup (34) obousměrného čítače (30) je zapojen na třetí vstup (63) kontrolního obvodu (60), přičemž prvý výstup (64) kontrolního obvodu (60) je zapojen na prvý blokovací vstup (22) oscilátoru (20), zatímco druhý výstup (65) kontrolního obvodu (60) je zapojen současně na třetí vstup (35) obousměrného čítače (30) a na třetí vstup (13) ovládacího obvodu (10), přičemž prvý vstup (II) ovládacího obvodu (10) je určen pro povelový signál (111), zatímco druhý vstup (12) ovládacího obvodu (10) je určen pro signál (121) nouzového vypnutí, přičemž prvý výstup (14) ovládacího obvodu (10) je zapojen na druhý vstup (36) čítače (30).
2. 2. Zapojení pro ovládání pulsně regulovaných zdrojů podle bodu 1, rozšířené o dvě paměti se třemi vstupy, z nichž prvé dva jsou derivační a alespoň jedním výstupem, vyznačující se tím, že výstup (14) ovládacího obvodu (10) je současně zapojen na třetí vstup (323) druhé paměti (320), zatímco prvý výstup (32) čítače (30) je připojen na prvý vstup (31') prvé paměti (310) a současně na druhý vstup (322) druhé paměti (320), přičemž druhý výstup (33) čítače (30) je připojen na druhý vstup (312) prvé paměti (310) a současně na prvý vstup (321) druhé paměti (320), zatímco prvý výstup (314) prvé paměti (310) je zapojen na prvý vstup (41) ovládaného zdroje (40), přičemž prvý výstup (324) druhé paměti (320) je připojen na prvý vstup (5>) ovládaného zdroje (50).