CS208094B1 - Zapojeni pro zrychlení přenosu v operační jednotce - Google Patents

Zapojeni pro zrychlení přenosu v operační jednotce Download PDF

Info

Publication number
CS208094B1
CS208094B1 CS175280A CS175280A CS208094B1 CS 208094 B1 CS208094 B1 CS 208094B1 CS 175280 A CS175280 A CS 175280A CS 175280 A CS175280 A CS 175280A CS 208094 B1 CS208094 B1 CS 208094B1
Authority
CS
Czechoslovakia
Prior art keywords
input
bus
upper half
lower half
operand
Prior art date
Application number
CS175280A
Other languages
English (en)
Inventor
Jiri Smisek
Original Assignee
Jiri Smisek
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiri Smisek filed Critical Jiri Smisek
Priority to CS175280A priority Critical patent/CS208094B1/cs
Publication of CS208094B1 publication Critical patent/CS208094B1/cs

Links

Landscapes

  • Advance Control (AREA)
  • Executing Machine-Instructions (AREA)

Description

Předmětem vynálezu je zapojení, které řeší zrychlení přenosu v operační jednotce, zejména při slabikových operacích.
V praxi existují různá řešení operačních jednotek počítačů. Základem je však zpravidla aritmetickologická sekce s generátorem zrychleného přenosu, rychlá vnitřní zápisníková paměť a registry pro uchování jednotlivých óperandů. Generátor zrychleného přenosu je zapojen pro efelé slovo. Pokud počítač provádí slabikový výpočet, operace probíhá pouze na spodní polovině aritmetickolo-i gické sekce. Nevýhoda tohoto řešení je následující. V případě, že slabika jednoho operandu se nachází na liché adrese v operační paměti, je nutné operand přemístit v průběhu instrukce do spodní poloviny buňky zápisníkové paměti, aby mohla proběhnout operace s druhým Operandem, který se nachází ve spodní polovině jiné buňky zápisníkové paměti. Navíc, je-li adresa Uložení výsledku na liché adrese v operační paměti, je nutné v rámci probíhající instrukce opět provést přesun slabiky výsledku na horní polovinu datové sběrnice, která spojuje procesor s operační pamětí. To prodlužuje celou operaci a operační rychlost celého počítače klesá. Jiným řešením operační jednotky může být zapojení slabikového přepínače na B-vstupu aritmetickoíogické sekce. To ovšem přináší zvětšení objemu materiálu.
Tyto nevýhody odstraňuje zapojení pro zrychlení přenosu v operační jednotce podle vynálezu, jehož podstatou je, že spodní polovina první vnitřní sběrnice je spojena s prvním vstupem spodní poloviny přepínače sběmic a s druhým vstupem horní poloviny přepínače sběrúic, horní polovina první vnitřní sběrnice je spojena s prvním vstupem horní poloviny přepínače sběmic a s druhým vstupem spodní poloviny přepínače sběmic, výstup spodní poloviny aritmetickologické sekce je spojen se vstupem prvního generátoru zrychleného přeno; su a výstup horní poloviny aritmetickologické sekce je spojen se vstupem druhého generátoru zrychleného přenosu. 11
Výhodou tohoto zapojení je dosažení stejné rychlosti slabikových výpočtů jako u operací se slovními operandy. Přitom se využije pro provedení záměny pozic obou slabik přepínače sběmic, ! a není třeba přepínač na B-vstupu aritmetickologické sekce.
Na výkrese je zapojení podle vynálezu, kde je uvedeno vzájemné propojení jednotlivých bloků společně s jejich označením. Spodní polovina první vnitřní sběrnice 3 je spojena s výstupem 10 spodní poloviny zápisníkové paměti 1, s výstupem 61 spodní poloviny datového přijímače 6, s prvním vstupem 110 spodní poloviny přepínače 11 sběmic a s druhým vstupem 91 horní poloviny přepínače sběmic. Horní polovina první vnitřní sběrnice 4 je spojena s výstupem 20 horní poloviny zápisníkové paměti 2, s výtupem 71 horní poloviny datového přijímače 7, s prvním vstupem 90 horní poloviny přepínače 9 sběmic a s druhým vstupem 111 spodní poloviny přepínače 11 sběmic. Spodní polovina druhé vnitřní sběrnice 17 je spojena s výstupem 112 spodní poloviny přepínače 11 sběmic, se vstupem 130 spodní poloviny datového registru 13 a s B-vstupem 161 spodní poloviny aritmetickologické sekce 16. Horní polovina druhé vnitřní sběrnice 14 je spojena s výstupem 92 horní poloviny přepínače 9 sběmic, se vstupem 120 horní poloviny datového registru 12 a s B-vstupem 151 horní poloviny aritmetickologické sekce 15. Výstup 131 spodní poloviny datového registru 13 je spojen s A-vstupem 160 spodní poloviny aritmetickologické sekce 16, jejíž výstup 162 je zapojen na vstup 190 prvního generátoru zrychleného přenosu
19. Výstup 121 horní poloviny datového registru 12 je spojen s A-vstupem 150 horní poloviny aritmetickologické sekce 15, jejíž výstup 152 je zapojen na vstup 180 druhého generátoru 18 zrychleného přenosu 18. Spodní polovina vnější datové sběrnice 5 je spojena se vstupem 60 spodní poloviny datového přijímače 6, která je ovládaná hradlovacím signálem „80“. Horní polovina vnější datové sběrnice 21 je spojena se vstupem 70 horní poloviny datového přijímače 7, která je rovněž ovládaná hradlovacím signálem „80“. Funkce zapojení je následující: Dvouoperandová instrukce, která zpracovává jeden slabikový operand z horní poloviny vnější datové sběrnice 21 a druhý slabikový operand ze spodní poloviny zápisníkové paměti

Claims (1)

  1. PŘEDMĚT
    Zapojení pro zrychlení přenosu v operační jednotce se zápisníkovou pamětí, s aritmetickologickou sekcí, se dvěma vnitřními sběrnicemi a s datovým registrem vyznačující se tím, že spodní polovina první vnitřní sběrnice (3) je spojena s prvním vstupem (110) spodní poloviny přepínače (11) sběmic a s druhým vstupem (91) horní poloviny přepínače (9) sběmic, horní polovina první vnitřní sběrnice (4) je spojena s prvním vstupem (90)
    1 proběhne tak, že jestliže je místo uložení výsledku v zápisníkové paměti zapíše se operand v jednom taktu řadiče procesoru ze spodní poloviny zápisníkové paměti 1, přes první vstup 110 spodní poloviny přepínače 11 sběmic do spodní poloviny datového registru 13. V následujícím taktu se hradlovacím signálem „80“ otevře polovina datového přijímače 7 a operand se z horní poloviny vnější datové sběrnice 21 sejme do horní poloviny první vnitřní sběrnice 4. Odtud pokračuje přes druhý vstup 111 spodní poloviny přepínače sběmic 11 na B-vstup 161 spodní poloviny aritmetickologické sekce 16, kde se provede operace s operandem ve spodní polovině datového registru
    13. Výsledek se pak uloží do spodní poloviny zápisníkové paměti 1. Jestliže je místo uložení výsledku v buňce operační paměti, která je připojená na vnější datovou sběrnici, otevře se v jednom taktu řadiče procesoru pomocí hradlovacího signálu „80“ horní polovina datového přijímače 7 a slabikový operand se přes první vstup 90 horní poloviny přepínače sběmic 9 zapíše do horní poloviny datového registru 12. V následujícím taktu se druhý slabikový operand přesune ze spodní poloviny zápisníkové paměti 1 přes druhý vstup 91 horní poloviny přepínače sběmic 9 na B-vstup 151 horní poloviny aritmetickologické sekce 15, kde se provede operace s operandem v horní polovině datového registru 12. Výsledek se pak uloží přes horní polovinu vnější datové sběrnice 21 na lichou adresu do operační paměti.
    Možnost použití uvedeného zapojení je v procesoru malého počítače nebo minipočítače.
    VYNÁLEZU horní poloviny přepínače (9) sběmic a s druhým vstupem (111) spodní poloviny přepínače (11) sběmic, výstup (162) spodní poloviny aritmetickologické sekce (16) je spojen se vstupem (190) prvního generátoru (19) zrychleného přenosu a výstup (152) horní poloviny aritmetickologické sekce (15) je spojen se vstupem (180) druhého generátoru (18) zrychleného přenosu.
CS175280A 1980-03-14 1980-03-14 Zapojeni pro zrychlení přenosu v operační jednotce CS208094B1 (cs)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CS175280A CS208094B1 (cs) 1980-03-14 1980-03-14 Zapojeni pro zrychlení přenosu v operační jednotce

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CS175280A CS208094B1 (cs) 1980-03-14 1980-03-14 Zapojeni pro zrychlení přenosu v operační jednotce

Publications (1)

Publication Number Publication Date
CS208094B1 true CS208094B1 (cs) 1981-08-31

Family

ID=5352695

Family Applications (1)

Application Number Title Priority Date Filing Date
CS175280A CS208094B1 (cs) 1980-03-14 1980-03-14 Zapojeni pro zrychlení přenosu v operační jednotce

Country Status (1)

Country Link
CS (1) CS208094B1 (cs)

Similar Documents

Publication Publication Date Title
US4296469A (en) Execution unit for data processor using segmented bus structure
JP2501711B2 (ja) ワンチップディジタル信号プロセッサ
EP0172038B1 (en) Information processor
JPH0128409B2 (cs)
KR970022770A (ko) 데이타처리장치
CA1157569A (en) Address pairing apparatus for a control store of a data processing system
KR960024997A (ko) 다중 명령어 다중 데이타형 신경망 전용 디지탈 어레이 프로세서 및 이를 이용해 구성된 시스템
CS208094B1 (cs) Zapojeni pro zrychlení přenosu v operační jednotce
JPS55138156A (en) Information processor
ES457282A1 (es) Perfeccionamientos en logicas secuenciales programables.
CA1308814C (en) Circuit arrangement for microcomputer
JPS58166419A (ja) ワンチツプマイクロコンピユ−タ
JPH0727517B2 (ja) 16ビット・プログラマブル・パイプライン算術論理演算装置
US3851312A (en) Modular program control apparatus for a modular data processing system
CS204849B1 (cs) Zapojení pro zrychlení jednooperandových výpočtů
JP2537965B2 (ja) マイクロ・コンピュ―タ
JP2935710B2 (ja) プロセッサ集積回路装置のテスト装置
SU363980A1 (ru) Микропрограммный процессор
SU920778A2 (ru) Комбинированна вычислительна система
CS213092B1 (cs) Zapojení pro styk se zásobníkovou pamětí
JPS57185540A (en) Data processor
CS204817B1 (cs) Zapojení pro nastavení počáteční adresy
JPS641368A (en) Image forming device
CS209054B1 (cs) Zapojení pro ovládání zápisníkové paměti
CS204827B1 (cs) Zapojení procesoru orientované na dvé vnitřní sběrnice