JPH0727517B2 - １６ビット・プログラマブル・パイプライン算術論理演算装置 - Google Patents
１６ビット・プログラマブル・パイプライン算術論理演算装置Info
- Publication number
- JPH0727517B2 JPH0727517B2 JP2017635A JP1763590A JPH0727517B2 JP H0727517 B2 JPH0727517 B2 JP H0727517B2 JP 2017635 A JP2017635 A JP 2017635A JP 1763590 A JP1763590 A JP 1763590A JP H0727517 B2 JPH0727517 B2 JP H0727517B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- multiplexer
- outputs
- register
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/57—Arithmetic logic units [ALU], i.e. arrangements or devices for performing two or more of the operations covered by groups G06F7/483 – G06F7/556 or for performing logical operations
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
- G06F17/14—Fourier, Walsh or analogous domain transformations, e.g. Laplace, Hilbert, Karhunen-Loeve, transforms
- G06F17/141—Discrete Fourier transforms
- G06F17/142—Fast Fourier transforms, e.g. using a Cooley-Tukey type algorithm
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F2207/38—Indexing scheme relating to groups G06F7/38 - G06F7/575
- G06F2207/3804—Details
- G06F2207/386—Special constructional features
- G06F2207/3884—Pipelining
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/499—Denomination or exception handling, e.g. rounding or overflow
- G06F7/49942—Significance control
- G06F7/49947—Rounding
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Data Mining & Analysis (AREA)
- Computing Systems (AREA)
- Discrete Mathematics (AREA)
- Algebra (AREA)
- Databases & Information Systems (AREA)
- Software Systems (AREA)
- Complex Calculations (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、概して集積回路型式のマイクロプロセッサに
関し、特に構成可能なパイプライン・レジスタを有する
演算論理装置に関する。
関し、特に構成可能なパイプライン・レジスタを有する
演算論理装置に関する。
［従来の技術とその問題点］ 従来技術型式のマイクロプロセッサは、ある種の応用に
は理想的といえるものではない。例えば、スペクトル分
析で通常に用いられる形式の離散的な高速フーリェ変換
（FFT）を計算する際に実行されるいくつかの演算を見
ればよい。「バタフライ」と通常呼ばれるものにおいて
は、第１のパラメータに基づき、総計して少なくとも２
つのクロック・サイクルで、ある演算（通常並行して実
行される４つの乗算）に続いて、４つの加算及び引算
（これも通常は並行して実行される）が実行され、しか
る後に第１のパラメータを第２のパラメータと組合わせ
る（加算又は引算する）。メモリから２つのパラメータ
を異なる時間にフェチすることは、高速演算と両立しな
いし、付加的な論理も必要として望ましいものではな
い。例えば、クロック信号を保持することによって第２
のパラメータを保持することは、望ましいことではな
い。その理由は、付加的な論理を必要とし、また多数の
クロックを必要として、高速演算と両立しないためであ
る。更に、必要とする計算数を少なくするために、ある
種の離散的な高速フーリェ変換処理では、通常「ビット
逆順」と呼ばれるものにより、あるパラメータ（サンプ
ル）をアドレス指定することが必要である。更に、精度
を保持するためには、一定結果について「まるめ」が必
要である。離散的な高速フーリェ変換処理に関するその
他の情報については、インテグレーテッド・デバイス・
テクノロジー（株）（Integrated Device Technology,I
nc）のAN−XX高パフォーマンス固定少数点高速フーリェ
変換処理（1988年10月14日）を説明しているジュリー・
リン（Julie Lin）及びダン・リー・ニョック（Danh Le
Ngoc）著のアプリケーション・ノートを参照すべきで
ある。
は理想的といえるものではない。例えば、スペクトル分
析で通常に用いられる形式の離散的な高速フーリェ変換
（FFT）を計算する際に実行されるいくつかの演算を見
ればよい。「バタフライ」と通常呼ばれるものにおいて
は、第１のパラメータに基づき、総計して少なくとも２
つのクロック・サイクルで、ある演算（通常並行して実
行される４つの乗算）に続いて、４つの加算及び引算
（これも通常は並行して実行される）が実行され、しか
る後に第１のパラメータを第２のパラメータと組合わせ
る（加算又は引算する）。メモリから２つのパラメータ
を異なる時間にフェチすることは、高速演算と両立しな
いし、付加的な論理も必要として望ましいものではな
い。例えば、クロック信号を保持することによって第２
のパラメータを保持することは、望ましいことではな
い。その理由は、付加的な論理を必要とし、また多数の
クロックを必要として、高速演算と両立しないためであ
る。更に、必要とする計算数を少なくするために、ある
種の離散的な高速フーリェ変換処理では、通常「ビット
逆順」と呼ばれるものにより、あるパラメータ（サンプ
ル）をアドレス指定することが必要である。更に、精度
を保持するためには、一定結果について「まるめ」が必
要である。離散的な高速フーリェ変換処理に関するその
他の情報については、インテグレーテッド・デバイス・
テクノロジー（株）（Integrated Device Technology,I
nc）のAN−XX高パフォーマンス固定少数点高速フーリェ
変換処理（1988年10月14日）を説明しているジュリー・
リン（Julie Lin）及びダン・リー・ニョック（Danh Le
Ngoc）著のアプリケーション・ノートを参照すべきで
ある。
インテグレーテッド・デバイス・テクノロジー（株）の
7381型、ロジック・デバイス（株）のL4C381、及びグー
ルド（Gould）（株）のS614381である従来技術の装置
は、“A"入力レジスタ及び“B"入力レジスタと、“A"入
力レジスタのデータ入力に接続された一方の組の“A"マ
ルチプレクサ・データ入力、及び“A"入力レジスタのデ
ータ出力に接続された他方の組のマルチプレクサ・デー
タ入力により構成された“A"マルチプレクサと、“B"入
力レジスタのデータ入力に接続された一組のマルチプレ
クサ・データ入力、及び“B"入力レジスタのデータ出力
に接続された他方の組のマルチプレクサ・データ入力に
より構成された“B"マルチプレクサと、“A"マルチプレ
クサのデータ出力に接続された一組のマルチプレクサ・
データ入力により構成された“R"マルチプレクサと、
“B"マルチプレクサのデータ出力に接続された一組のマ
ルチプレクサ・データ入力により構成された“S"マルチ
プレクサとを備えている。更に、この装置は、“R"マル
チプレクサのデータ出力に接続されている一組のユニッ
ト・データ（オペランド）入力、及び“S"マルチプレク
サのデータ出力に接続されている他方の組のユニット・
データ（オペランド）入力により構成された16ビット演
算論理装置も備えている。更に、この装置は、演算処理
装置のデータ出力に接続されたレジスタ・データ入力で
もって形成された“F"出力レジスタと、前記“F"出力レ
ジスタのデータ入力に接続された一組のマルチプレクサ
・データ入力、及び前記“F"出力レジスタのデータ出力
に接続された他方の組のマルチプレクサ・データ入力に
より構成された“F"マルチプレクサと、“F"マルチプレ
クサのデータ出力に接続されたユニット・データ入力に
より構成されたトライステートの出力駆動装置とを備え
ている。残念なことに、この装置はパラメータを「遅
延」する手段と、「ビット逆順序」によりアドレス指定
する手段と、一定の結果を「丸める」手段とを備えてい
ない。
7381型、ロジック・デバイス（株）のL4C381、及びグー
ルド（Gould）（株）のS614381である従来技術の装置
は、“A"入力レジスタ及び“B"入力レジスタと、“A"入
力レジスタのデータ入力に接続された一方の組の“A"マ
ルチプレクサ・データ入力、及び“A"入力レジスタのデ
ータ出力に接続された他方の組のマルチプレクサ・デー
タ入力により構成された“A"マルチプレクサと、“B"入
力レジスタのデータ入力に接続された一組のマルチプレ
クサ・データ入力、及び“B"入力レジスタのデータ出力
に接続された他方の組のマルチプレクサ・データ入力に
より構成された“B"マルチプレクサと、“A"マルチプレ
クサのデータ出力に接続された一組のマルチプレクサ・
データ入力により構成された“R"マルチプレクサと、
“B"マルチプレクサのデータ出力に接続された一組のマ
ルチプレクサ・データ入力により構成された“S"マルチ
プレクサとを備えている。更に、この装置は、“R"マル
チプレクサのデータ出力に接続されている一組のユニッ
ト・データ（オペランド）入力、及び“S"マルチプレク
サのデータ出力に接続されている他方の組のユニット・
データ（オペランド）入力により構成された16ビット演
算論理装置も備えている。更に、この装置は、演算処理
装置のデータ出力に接続されたレジスタ・データ入力で
もって形成された“F"出力レジスタと、前記“F"出力レ
ジスタのデータ入力に接続された一組のマルチプレクサ
・データ入力、及び前記“F"出力レジスタのデータ出力
に接続された他方の組のマルチプレクサ・データ入力に
より構成された“F"マルチプレクサと、“F"マルチプレ
クサのデータ出力に接続されたユニット・データ入力に
より構成されたトライステートの出力駆動装置とを備え
ている。残念なことに、この装置はパラメータを「遅
延」する手段と、「ビット逆順序」によりアドレス指定
する手段と、一定の結果を「丸める」手段とを備えてい
ない。
［本発明の概要］ 従って、本発明は従来の技術における上述の問題点を解
決することに指向するもので、その目的は、入力パラメ
ータを一時的に「遅延する」手段を備えた演算論理装置
を提供することにある。
決することに指向するもので、その目的は、入力パラメ
ータを一時的に「遅延する」手段を備えた演算論理装置
を提供することにある。
本発明の他の目的は、「ビット逆順序」によりアドレス
指定する手段を備えた演算論理装置を提供することにあ
る。
指定する手段を備えた演算論理装置を提供することにあ
る。
本発明の他の目的は、一定の結果を「丸める」手段を備
えた演算論理装置を提供することにある。
えた演算論理装置を提供することにある。
本発明の他の目的は、比較的に高速の演算論理装置を提
供することにある。
供することにある。
要約すると、ここで好ましいとする本発明による演算論
理装置の一実施例は、組合わせにより、外部的に“DA"
バス上に発生した信号の状態をラッチしてこれら信号が
表示するパラメータを「遅延する」４つのパイプライン
・レジスタとして、深さが２の２つのパイプライン・レ
ジスタとして、又は個別的な４つのレジスタとして機能
すると共に、構成可能なパイプライン・レジスタ
（“A"）を形成する多数のマルチプレクサ及びレジスタ
を備えている。更に、前記演算論理装置は、外部的に
“DB"バス上に発生した信号の状態をラッチする“B"レ
ジスタと、“R"バス上に、“A"レジスタの信号、“B"レ
ジスタの信号、“DA"バスの信号、“DB"バスの信号、又
は“FB"バス上に発生した信号を表わす発生した“A"マ
ルチプレクサと、“S"バス信号上に、“B"レジスタの信
号、“DA"バスの信号、“DB"バスの信号、又は“FB"バ
ス上に発生した信号を表わす信号を発生する“B"マルチ
プレクサと、“R"マルチプレクサと、“S"マルチプレク
サと、“A"マルチプレクサ及び“B"マルチプレクサを介
して“R"バス及び“S"バスに接続された演算論理装置と
を備えている。更に、この演算論理装置は、漏斗シフタ
（funnel shifter）、マージ論理装置、及びマルチプレ
クサの組合わせを備えており、この組合わせは“R"バス
及び“S"バスに接続されている。最後に、この演算論理
装置は、出力部に、４つのマルチプレクサと、“F1"、
“F2"及び“ACC"レジスタと、ビット逆転装置と、丸め
装置と、シフタと、トライステートの出力駆動装置とを
備えている。第１の出力部のマルチプレクサは、選択的
に演算論理装置か、又は漏斗シフタ／マージ論理装置マ
ルチプレクサが発生した信号を複数の出力部レジスタに
選択的に接続するように構成されている。また、第２の
出力部マルチプレクサは、複数の出力部レジスタが発生
した信号か、又は“YO"バス上に発生した信号を選択的
に“FB"バスに接続するように構成されている。第３の
出力部のマルチプレクサは、出力部の“F1"、“F2"レジ
スタ、又は第１の出力部マルチプレクサが発生した信号
をビット逆転装置、丸め装置、及びシフタに選択的に接
続するように構成される。また、第４の出力部のマルチ
プレクサはビット逆転装置、丸め装置、シフタ、又は第
３の出力部マルチプレクサを“YO"バスに信号を発生す
る出力駆動装置に選択的に接続するように構成される。
理装置の一実施例は、組合わせにより、外部的に“DA"
バス上に発生した信号の状態をラッチしてこれら信号が
表示するパラメータを「遅延する」４つのパイプライン
・レジスタとして、深さが２の２つのパイプライン・レ
ジスタとして、又は個別的な４つのレジスタとして機能
すると共に、構成可能なパイプライン・レジスタ
（“A"）を形成する多数のマルチプレクサ及びレジスタ
を備えている。更に、前記演算論理装置は、外部的に
“DB"バス上に発生した信号の状態をラッチする“B"レ
ジスタと、“R"バス上に、“A"レジスタの信号、“B"レ
ジスタの信号、“DA"バスの信号、“DB"バスの信号、又
は“FB"バス上に発生した信号を表わす発生した“A"マ
ルチプレクサと、“S"バス信号上に、“B"レジスタの信
号、“DA"バスの信号、“DB"バスの信号、又は“FB"バ
ス上に発生した信号を表わす信号を発生する“B"マルチ
プレクサと、“R"マルチプレクサと、“S"マルチプレク
サと、“A"マルチプレクサ及び“B"マルチプレクサを介
して“R"バス及び“S"バスに接続された演算論理装置と
を備えている。更に、この演算論理装置は、漏斗シフタ
（funnel shifter）、マージ論理装置、及びマルチプレ
クサの組合わせを備えており、この組合わせは“R"バス
及び“S"バスに接続されている。最後に、この演算論理
装置は、出力部に、４つのマルチプレクサと、“F1"、
“F2"及び“ACC"レジスタと、ビット逆転装置と、丸め
装置と、シフタと、トライステートの出力駆動装置とを
備えている。第１の出力部のマルチプレクサは、選択的
に演算論理装置か、又は漏斗シフタ／マージ論理装置マ
ルチプレクサが発生した信号を複数の出力部レジスタに
選択的に接続するように構成されている。また、第２の
出力部マルチプレクサは、複数の出力部レジスタが発生
した信号か、又は“YO"バス上に発生した信号を選択的
に“FB"バスに接続するように構成されている。第３の
出力部のマルチプレクサは、出力部の“F1"、“F2"レジ
スタ、又は第１の出力部マルチプレクサが発生した信号
をビット逆転装置、丸め装置、及びシフタに選択的に接
続するように構成される。また、第４の出力部のマルチ
プレクサはビット逆転装置、丸め装置、シフタ、又は第
３の出力部マルチプレクサを“YO"バスに信号を発生す
る出力駆動装置に選択的に接続するように構成される。
本発明の前記及び他の目的は、図面に示す現在好ましい
とする本発明の実施例の詳細な説明を読んだ後は、当該
技術分野に習熟する者にとり、多分明らかとなるであろ
う。
とする本発明の実施例の詳細な説明を読んだ後は、当該
技術分野に習熟する者にとり、多分明らかとなるであろ
う。
［本発明の最良の実施例］ 第１図には、現在好ましいとする本発明による演算論理
装置（ALU）（システム）の実施例が番号100により全般
的に示されている。図示の演算論理装置100は、多数の
マルチプレクサ及びレジスタを備えている。これらは、
組合わせにより、全般的に110により示す構成可能なパ
イプライン・レジスタを形成している。レジスタ110
は、114により表わされ、16本の“DA（０〜15）”バス
に接続されたデータ入力を有する。更に、レジスタ110
は、116により表わされ、“CP"（クロック）に接続され
たクロック入力を有する。更に、レジスタ110は、３本
の“LDA"（０〜２）バス120に接続されたロード・アド
レス（構成）入力と、４本の“RS"（０〜３）バス122に
接続された出力選択（構成）入力とを有する。最後に、
レジスタ110は、16本の“R"バス126に接続されたデータ
出力を有する。レジスタ110は、外部的に“LDA"バス120
上に発生したロード・アドレス信号の状態、及び外部的
に“RS"バス122上に発生した出力選択信号の状態に応答
して、深さが４のパイプライン・レジスタとして、深さ
が２の２つのパイプライン・レジスタとして、かつ個別
の４つのレジスタとして機能して外部的に“DA"バス114
上に発生した信号の状態をラッチし、これらが表わすパ
ラメータを「遅延する」するものである。
装置（ALU）（システム）の実施例が番号100により全般
的に示されている。図示の演算論理装置100は、多数の
マルチプレクサ及びレジスタを備えている。これらは、
組合わせにより、全般的に110により示す構成可能なパ
イプライン・レジスタを形成している。レジスタ110
は、114により表わされ、16本の“DA（０〜15）”バス
に接続されたデータ入力を有する。更に、レジスタ110
は、116により表わされ、“CP"（クロック）に接続され
たクロック入力を有する。更に、レジスタ110は、３本
の“LDA"（０〜２）バス120に接続されたロード・アド
レス（構成）入力と、４本の“RS"（０〜３）バス122に
接続された出力選択（構成）入力とを有する。最後に、
レジスタ110は、16本の“R"バス126に接続されたデータ
出力を有する。レジスタ110は、外部的に“LDA"バス120
上に発生したロード・アドレス信号の状態、及び外部的
に“RS"バス122上に発生した出力選択信号の状態に応答
して、深さが４のパイプライン・レジスタとして、深さ
が２の２つのパイプライン・レジスタとして、かつ個別
の４つのレジスタとして機能して外部的に“DA"バス114
上に発生した信号の状態をラッチし、これらが表わすパ
ラメータを「遅延する」するものである。
特に、レジスタ110は、それれぞれ140、142、144、及び
146により示す同じような４つの16ビットＤ型エッジ・
トリガ（フリップ・フロップ）のレジスタと、それぞれ
150、152、154、及び156により示す４つのマルチプレク
サとを備えている。レジスタ140、142、144、及び146
は、レジスタ・クロック入力に発生した信号により表わ
される各一連の時間に、16データ入力のうちの対応する
一つに発生した16信号の各状態をラッチし、16レジスタ
・データ出力にラッチした状態を有する信号を発生する
型式のものである。
146により示す同じような４つの16ビットＤ型エッジ・
トリガ（フリップ・フロップ）のレジスタと、それぞれ
150、152、154、及び156により示す４つのマルチプレク
サとを備えている。レジスタ140、142、144、及び146
は、レジスタ・クロック入力に発生した信号により表わ
される各一連の時間に、16データ入力のうちの対応する
一つに発生した16信号の各状態をラッチし、16レジスタ
・データ出力にラッチした状態を有する信号を発生する
型式のものである。
レジスタ140（A0）は、16本の“DA"バス114の各ライン
に接続された16レジスタ・データ入力と、“CP"ライン1
16に接続されたレジスタ・クロック入力と、16本のバス
160の各ラインに接続された16レジスタ・データ出力と
により構成されている。マルチプレクサ150（“A0"）
は、第１組の16（Ａ）データ入力と、第２組の16（Ｂ）
データ入力と、多数の選択（制御）入力と、一組の16デ
ータ出力とを有する型式のものである。マルチプレクサ
150（“A0"）は、16（Ａ）データ入力と、第２組の16
（Ａ）データ入力と、多数の選択（制御）入力と、一組
のデータ出力とを有する型式のものである。更に、マル
チプレクサ150（“A0"）は、16マルチプレクサ・データ
出力に複数の信号を発生する動作が可能な型式のもので
ある。この信号の状態は、マルチプレクサ選択（制御）
入力に発生する信号の状態による選択に従って（選択さ
れて）、第１組の16マルチプレクサ（Ａ）データ入力の
うちの対応する一つにそれぞれ発生する16信号のうちの
一つの状態か、又は第２組の16マルチプレクサ（Ｂ）デ
ータ入力のうちの対応する一つにそれぞれ発生する16信
号のうちの一つの状態かに対応している。マルチプレク
サ150（“A0"）は、16本のバス160のうちの対応する一
つにそれぞれ接続された第１組の16マルチプレクサ
（Ａ）データ入力と、16本の“DA"バス114のうちの対応
する一つにそれぞれ接続された第２組の16マルチプレク
サ（Ｂ）データ入力と、複数本の “LDA"バス120に接続されたマルチプレクサ選択（制
御）入力と、16本のバス164のうちの対応する一つにそ
れぞれ接続された一組の16マルチプレクサ・データ出力
とにより構成されている。
に接続された16レジスタ・データ入力と、“CP"ライン1
16に接続されたレジスタ・クロック入力と、16本のバス
160の各ラインに接続された16レジスタ・データ出力と
により構成されている。マルチプレクサ150（“A0"）
は、第１組の16（Ａ）データ入力と、第２組の16（Ｂ）
データ入力と、多数の選択（制御）入力と、一組の16デ
ータ出力とを有する型式のものである。マルチプレクサ
150（“A0"）は、16（Ａ）データ入力と、第２組の16
（Ａ）データ入力と、多数の選択（制御）入力と、一組
のデータ出力とを有する型式のものである。更に、マル
チプレクサ150（“A0"）は、16マルチプレクサ・データ
出力に複数の信号を発生する動作が可能な型式のもので
ある。この信号の状態は、マルチプレクサ選択（制御）
入力に発生する信号の状態による選択に従って（選択さ
れて）、第１組の16マルチプレクサ（Ａ）データ入力の
うちの対応する一つにそれぞれ発生する16信号のうちの
一つの状態か、又は第２組の16マルチプレクサ（Ｂ）デ
ータ入力のうちの対応する一つにそれぞれ発生する16信
号のうちの一つの状態かに対応している。マルチプレク
サ150（“A0"）は、16本のバス160のうちの対応する一
つにそれぞれ接続された第１組の16マルチプレクサ
（Ａ）データ入力と、16本の“DA"バス114のうちの対応
する一つにそれぞれ接続された第２組の16マルチプレク
サ（Ｂ）データ入力と、複数本の “LDA"バス120に接続されたマルチプレクサ選択（制
御）入力と、16本のバス164のうちの対応する一つにそ
れぞれ接続された一組の16マルチプレクサ・データ出力
とにより構成されている。
レジスタ142（“A1"）は、16本のバス164のうちの対応
するラインにそれぞれ接続された16レジスタ・データ入
力と、“CP"ライン116に接続されたレジスタ・クロック
入力と、16本のバス168にそれぞれ接続した16レジスタ
・データ出力とにより構成されている。マルチプレクサ
152（“A1"）は、マルチプレクサ150（“A0"）と同一の
ものであり、16本のバス168のうちの対応する一つにそ
れぞれ接続された第１組の16マルチプレクサ（Ａ）デー
タ入力と、16本の“DA"バス114のうちの対応する一つに
それぞれ接続された第２組の16マルチプレクサ（Ｂ）デ
ータ入力と、複数本の“LDA"バス120に接続されたマル
チプレクサ選択（制御）入力と、16本のバス172のうち
の対応する一つにそれぞれ接続された一組の16マルチプ
レクサ・データ出力とにより構成されている。同様に、
レジスタ144（“A2"）は、16本のバス172のうちの対応
するラインにそれぞれ接続された16レジスタ・データ入
力と、“CP"ライン116に接続されたレジスタ・クロック
入力と、16本のバス176にそれぞれ接続された16レジス
タ・データ出力とにより構成されている。マルチプレク
サ154（“A2"）は、これもマルチプレクサ150（“A0"）
と同一のものであり、16本のバス176のうちの対応する
一つにそれぞれ接続された第１組の16マルチプレクサ
（Ａ）データ入力と、16本の“DA"バス114のうちの対応
する一つにそれぞれ接続された第２組の16マルチプレク
サ（Ｂ）データ入力と、複数本の“LDA"バス120に接続
されたマルチプレクサ選択（制御）入力と、16本のバス
180のうちの対応する一つにそれぞれ接続された一組の1
6マルチプレクサ・データ出力とにより構成されてい
る。最後に、レジスタ146（“A3"）は、16本のバス180
のうちの対応するラインにそれぞれ接続された16レジス
タ・データ入力と、“CP"ライン116に接続されたレジス
タ・クロック入力と、16本のバス184にそれぞれ接続さ
れた16レジスタ・データ出力とにより構成されている。
するラインにそれぞれ接続された16レジスタ・データ入
力と、“CP"ライン116に接続されたレジスタ・クロック
入力と、16本のバス168にそれぞれ接続した16レジスタ
・データ出力とにより構成されている。マルチプレクサ
152（“A1"）は、マルチプレクサ150（“A0"）と同一の
ものであり、16本のバス168のうちの対応する一つにそ
れぞれ接続された第１組の16マルチプレクサ（Ａ）デー
タ入力と、16本の“DA"バス114のうちの対応する一つに
それぞれ接続された第２組の16マルチプレクサ（Ｂ）デ
ータ入力と、複数本の“LDA"バス120に接続されたマル
チプレクサ選択（制御）入力と、16本のバス172のうち
の対応する一つにそれぞれ接続された一組の16マルチプ
レクサ・データ出力とにより構成されている。同様に、
レジスタ144（“A2"）は、16本のバス172のうちの対応
するラインにそれぞれ接続された16レジスタ・データ入
力と、“CP"ライン116に接続されたレジスタ・クロック
入力と、16本のバス176にそれぞれ接続された16レジス
タ・データ出力とにより構成されている。マルチプレク
サ154（“A2"）は、これもマルチプレクサ150（“A0"）
と同一のものであり、16本のバス176のうちの対応する
一つにそれぞれ接続された第１組の16マルチプレクサ
（Ａ）データ入力と、16本の“DA"バス114のうちの対応
する一つにそれぞれ接続された第２組の16マルチプレク
サ（Ｂ）データ入力と、複数本の“LDA"バス120に接続
されたマルチプレクサ選択（制御）入力と、16本のバス
180のうちの対応する一つにそれぞれ接続された一組の1
6マルチプレクサ・データ出力とにより構成されてい
る。最後に、レジスタ146（“A3"）は、16本のバス180
のうちの対応するラインにそれぞれ接続された16レジス
タ・データ入力と、“CP"ライン116に接続されたレジス
タ・クロック入力と、16本のバス184にそれぞれ接続さ
れた16レジスタ・データ出力とにより構成されている。
マルチプレクサ150（“A0"）、マルチプレクサ152（“A
1"）、及びマルチプレクサ154（“A2"）の選択（制御）
入力は、 “LDA"バス120のうちの３ラインに接続されている。こ
れらの選択入力は、マルチプレクサが外部的に“LDA"バ
ス120上に発生した信号の状態に応答して、次の［第１
表］に示されるように信号を接続する動作が可能な構成
を有する。
1"）、及びマルチプレクサ154（“A2"）の選択（制御）
入力は、 “LDA"バス120のうちの３ラインに接続されている。こ
れらの選択入力は、マルチプレクサが外部的に“LDA"バ
ス120上に発生した信号の状態に応答して、次の［第１
表］に示されるように信号を接続する動作が可能な構成
を有する。
マルチプレクサ156（“A"）は、８組の16データ出力
と、多数の選択（制御）入力と、一組の16データ出力と
を有する型式のものである。更に、マルチプレクサ156
（“A"）は16マルチプレクサ・データ出力に信号を発生
する動作が可能である。この信号の状態は８組の16デー
タ入力のうちの選択された一つに発生する一組の16信号
のうちの一つの状態にそれぞれ対応し、その一組のデー
タ入力は、マルチプレクサ選択（制御）入力に発生した
信号の状態により決定される。マルチプレクサ156
（“A"）は、16本のバス168のうちの対応する一つにそ
れぞれ接続された複数組の16マルチプレクサ・データ入
力のうちの一つ（第１のもの）と、16本のバス160のう
ちの対応する一つにそれぞれ接続された複数組の16マル
チプレクサ・データ入力のうちの一つ（第２のもの）
と、16本のバ176に接続された複数組の16マルチプレク
サ・データ入力のうちの一つ（第３のもの）と、16本の
バス184に接続された複数組の16マルチプレクサ・デー
タ入力のうちの一つ（第４のもの）と、16本の“DA"バ
ス114に接続された複数組の16マルチプレクサ・データ
入力のうちの一つ（第５のもの）とにより構成される。
複数組の16マルチプレクサ156（“A"）のデータ入力の
うちの他の一つ（第６のもの）は、16本の“DB"（０〜1
5）バス190のうちの対応する一つに各入力に接続され
る。更に複数組の16マルチプレクサ156（“A"）のデー
タ入力のうちの他の一つ（第７のもの）は、16本の“フ
ィードバック”、“FB"バス192のうちの対応する一つに
それぞれが接続される。複数組の16マルチプレクサ156
（“A"）のデータ入力のうちの残りの一つ（第８のも
の）は、16本の“B"バス194のうちの対応する一つにそ
れぞれ接続されている。マルチプレクサ156（“A"）の
選択（制御）入力は、“RS"バス122のうちの複数本に接
続されている。また、一組の16マルチプレクサ・データ
出力は、16本の“R"バス126のうちの対応する一つに接
続されている。
と、多数の選択（制御）入力と、一組の16データ出力と
を有する型式のものである。更に、マルチプレクサ156
（“A"）は16マルチプレクサ・データ出力に信号を発生
する動作が可能である。この信号の状態は８組の16デー
タ入力のうちの選択された一つに発生する一組の16信号
のうちの一つの状態にそれぞれ対応し、その一組のデー
タ入力は、マルチプレクサ選択（制御）入力に発生した
信号の状態により決定される。マルチプレクサ156
（“A"）は、16本のバス168のうちの対応する一つにそ
れぞれ接続された複数組の16マルチプレクサ・データ入
力のうちの一つ（第１のもの）と、16本のバス160のう
ちの対応する一つにそれぞれ接続された複数組の16マル
チプレクサ・データ入力のうちの一つ（第２のもの）
と、16本のバ176に接続された複数組の16マルチプレク
サ・データ入力のうちの一つ（第３のもの）と、16本の
バス184に接続された複数組の16マルチプレクサ・デー
タ入力のうちの一つ（第４のもの）と、16本の“DA"バ
ス114に接続された複数組の16マルチプレクサ・データ
入力のうちの一つ（第５のもの）とにより構成される。
複数組の16マルチプレクサ156（“A"）のデータ入力の
うちの他の一つ（第６のもの）は、16本の“DB"（０〜1
5）バス190のうちの対応する一つに各入力に接続され
る。更に複数組の16マルチプレクサ156（“A"）のデー
タ入力のうちの他の一つ（第７のもの）は、16本の“フ
ィードバック”、“FB"バス192のうちの対応する一つに
それぞれが接続される。複数組の16マルチプレクサ156
（“A"）のデータ入力のうちの残りの一つ（第８のも
の）は、16本の“B"バス194のうちの対応する一つにそ
れぞれ接続されている。マルチプレクサ156（“A"）の
選択（制御）入力は、“RS"バス122のうちの複数本に接
続されている。また、一組の16マルチプレクサ・データ
出力は、16本の“R"バス126のうちの対応する一つに接
続されている。
更に、演算論理装置100は、他の16ビットＤ型（フリッ
プ・フロップ）レジスタ200と、それぞれ204,206及び20
8により表わされている３つのマルチプレクサとを備え
ている。レジスタ200（“B"）は、レジスタ140（“A
0"）と同一のものであり、16本の“DB"バス190のうちの
対応する一つにそれぞれ接続された16レジスタ・データ
入力と、“ENB"ライン212に接続されたレジスタ・エネ
ーブル入力と、“CP"ライン116に接続されたレジスタ・
クロック入力と、16本の“B"バス194のうちの対応する
一つにそれぞれ接続された16レジスタ・データ出力とに
より構成されている。マルチプレクサ204（“B"）は、
４組の16データ入力と、多数の選択（制御）入力と、一
組の16データ出力とを有する型式のものである。更に、
マルチプレクサ204（“B"）は、16マルチプレクサ・デ
ータ出力に信号を発生する動作が可能な型式のものであ
る。
プ・フロップ）レジスタ200と、それぞれ204,206及び20
8により表わされている３つのマルチプレクサとを備え
ている。レジスタ200（“B"）は、レジスタ140（“A
0"）と同一のものであり、16本の“DB"バス190のうちの
対応する一つにそれぞれ接続された16レジスタ・データ
入力と、“ENB"ライン212に接続されたレジスタ・エネ
ーブル入力と、“CP"ライン116に接続されたレジスタ・
クロック入力と、16本の“B"バス194のうちの対応する
一つにそれぞれ接続された16レジスタ・データ出力とに
より構成されている。マルチプレクサ204（“B"）は、
４組の16データ入力と、多数の選択（制御）入力と、一
組の16データ出力とを有する型式のものである。更に、
マルチプレクサ204（“B"）は、16マルチプレクサ・デ
ータ出力に信号を発生する動作が可能な型式のものであ
る。
この信号の状態は、４組の16データ入力のうちから選択
された一つに発生する一組の16信号のうちの対応する一
つの状態にそれぞれ対応している。また、選択された一
組のデータ入力はマルチプレクサ選択（制御）入力に発
生した信号の状態により決定される。マルチプレクサ20
4（“B"）は、16本の“DA"バス114のうちの対応する一
つにそれぞれ接続された複数組の16マルチプレクサ・デ
ータ入力のうちの一つ（第１のもの）と、16本の“DB"
バス190のうちの対応する一つにそれぞれ接続された複
数組の16マルチプレクサ・データ入力のうちの一つ（第
２のもの）と、16本の“B"バス194に接続された複数組
の16マルチプレクサ・データ入力のうちの一つ（第３の
もの）と、16本の“FB"バス192に接続された複数組の16
マルチプレクサ・データ入力のうちの残りの一つ（第４
のもの）とにより構成される。マルチプレクサ204
（“B"）の選択（制御）入力は“RS"バス122のうちの複
数本に接続される。また、一組の16マルチプレクサ・デ
ータ出力は、16本の“S"バス220のうちの対応する一つ
にそれぞれ接続されている。
された一つに発生する一組の16信号のうちの対応する一
つの状態にそれぞれ対応している。また、選択された一
組のデータ入力はマルチプレクサ選択（制御）入力に発
生した信号の状態により決定される。マルチプレクサ20
4（“B"）は、16本の“DA"バス114のうちの対応する一
つにそれぞれ接続された複数組の16マルチプレクサ・デ
ータ入力のうちの一つ（第１のもの）と、16本の“DB"
バス190のうちの対応する一つにそれぞれ接続された複
数組の16マルチプレクサ・データ入力のうちの一つ（第
２のもの）と、16本の“B"バス194に接続された複数組
の16マルチプレクサ・データ入力のうちの一つ（第３の
もの）と、16本の“FB"バス192に接続された複数組の16
マルチプレクサ・データ入力のうちの残りの一つ（第４
のもの）とにより構成される。マルチプレクサ204
（“B"）の選択（制御）入力は“RS"バス122のうちの複
数本に接続される。また、一組の16マルチプレクサ・デ
ータ出力は、16本の“S"バス220のうちの対応する一つ
にそれぞれ接続されている。
マルチプレクサ156（“A"）及びマルチプレクサ204
（“B"）の選択（制御）入力は、マルチプレクサ204
（“B"）のうちの４本に接続されている。これらは、外
部的に“LDA"バス120上に発生する信号の状態に応答し
て、次の［第２表］に示されるように信号を接続する動
作が可能な構成を有する。
（“B"）の選択（制御）入力は、マルチプレクサ204
（“B"）のうちの４本に接続されている。これらは、外
部的に“LDA"バス120上に発生する信号の状態に応答し
て、次の［第２表］に示されるように信号を接続する動
作が可能な構成を有する。
マルチプレクサ206（“R"）は、16本の“R"バス126のう
ちの一つにそれぞれ接続された一組の16マルチプレクサ
・データ入力と、低論理レベル電位（“0"）にそれぞれ
接続された他の組の16マルチプレクサ・データ入力とに
より構成されている。マルチプレクサ206（“R"）の選
択（制御）入力は、５本の“ALU"（０〜４）バス222の
うちの複数本に接続されている。また、一組の16マルチ
プレクサ・データ出力は16本のバス224のうちの一つに
それぞれ接続されている。マルチプレクサ208（“S"）
は、16本の“B"バス194のうちの一つにそれぞれ接続さ
れた一組の16マルチプレクサ・データ入力と、低論理レ
ベル電位（“0"）にそれぞれ接続された他の組の16マル
チプレクサ・データ入力とにより構成されている。マル
チプレクサ208（“S"）の選択（制御）入力は“ALU"バ
ス222のうちの複数本に接続されている。また、一組の1
6マルチプレクサ・データ出力は16本のバス226のうちの
一つにそれぞれ接続されている。
ちの一つにそれぞれ接続された一組の16マルチプレクサ
・データ入力と、低論理レベル電位（“0"）にそれぞれ
接続された他の組の16マルチプレクサ・データ入力とに
より構成されている。マルチプレクサ206（“R"）の選
択（制御）入力は、５本の“ALU"（０〜４）バス222の
うちの複数本に接続されている。また、一組の16マルチ
プレクサ・データ出力は16本のバス224のうちの一つに
それぞれ接続されている。マルチプレクサ208（“S"）
は、16本の“B"バス194のうちの一つにそれぞれ接続さ
れた一組の16マルチプレクサ・データ入力と、低論理レ
ベル電位（“0"）にそれぞれ接続された他の組の16マル
チプレクサ・データ入力とにより構成されている。マル
チプレクサ208（“S"）の選択（制御）入力は“ALU"バ
ス222のうちの複数本に接続されている。また、一組の1
6マルチプレクサ・データ出力は16本のバス226のうちの
一つにそれぞれ接続されている。
更に、演算論理装置100は、16ビットのフル・キャリー
・ルック・アヘッドの演算論理装置（ALU）240を備えて
いる。演算論理装置240は、16本のバス224のうちの一つ
にそれぞれ接続された第１組の16ユニット・オペランド
入力と、16本のバス226のうちの一つにそれぞれ接続さ
れた第２組のユニット・オペランド入力とにより構成さ
れている。更に、演算論理装置240は、フラグ出力とし
て、ユニット・キャリー・フラグ出力を“C16"ライン24
4に接続し、負／発生フラグ出力を“N/B＊”ライン246
に接続し、ユニット・オバーフロー／伝搬フラグ出力を
“OVF/P＊”ライン248に接続し、ユニット・ゼロ・フラ
グ出力を“Z"ライン250に接続している。更に、演算論
理装置240は、制御入力として、４つのユニット機能選
択入力“ALU"バス222の４ラインにそれぞれ接続し、ユ
ニット・キャリー制御入力を“CO"ライン262に接続し、
ユニット位置制御入力を“MSL/LSL＊”ライン264に接続
している。最後に、演算論理装置240のデータ出力は、1
6本のバス270のうちの一つにそれぞれ接続されている。
演算論理装置240は、外部的に“ALU"バス222上に発生し
た４信号の状態に応答して、下記［第３表］に示すよう
な機能を実行する動作が可能である。
・ルック・アヘッドの演算論理装置（ALU）240を備えて
いる。演算論理装置240は、16本のバス224のうちの一つ
にそれぞれ接続された第１組の16ユニット・オペランド
入力と、16本のバス226のうちの一つにそれぞれ接続さ
れた第２組のユニット・オペランド入力とにより構成さ
れている。更に、演算論理装置240は、フラグ出力とし
て、ユニット・キャリー・フラグ出力を“C16"ライン24
4に接続し、負／発生フラグ出力を“N/B＊”ライン246
に接続し、ユニット・オバーフロー／伝搬フラグ出力を
“OVF/P＊”ライン248に接続し、ユニット・ゼロ・フラ
グ出力を“Z"ライン250に接続している。更に、演算論
理装置240は、制御入力として、４つのユニット機能選
択入力“ALU"バス222の４ラインにそれぞれ接続し、ユ
ニット・キャリー制御入力を“CO"ライン262に接続し、
ユニット位置制御入力を“MSL/LSL＊”ライン264に接続
している。最後に、演算論理装置240のデータ出力は、1
6本のバス270のうちの一つにそれぞれ接続されている。
演算論理装置240は、外部的に“ALU"バス222上に発生し
た４信号の状態に応答して、下記［第３表］に示すよう
な機能を実行する動作が可能である。
更に、演算論理装置100は、漏斗（funnle）シフタ300、
マージ論理装置302、マルチプレクサ304を備えている。
漏斗シフタ300は、16本の“R"バス126のうちの一つにそ
れぞれ接続された一組の16漏斗シフタ“R"入力と、16本
の“S"バス220のうちの一つにそれぞれ接続された一組
の漏斗シフタ“S"入力とにより構成されている。更に、
漏斗シフタ300の漏斗シフタ制御入力のうちの５本が“A
LU"バス222に接続され、またその１本が“CO"ライン262
に接続されている。最後に、漏斗シフタ300のキャリー
入力は“MSL/LSL＊”ライン264に接続され、また16漏斗
シフタ・データ出力は16本のバス310のうちの一つにそ
れぞれ接続されている。漏斗シフタ300は、第２図に更
に詳細に示されており、下記の［第４表］及び［第５
表］に示されるように機能する。即ち、 マージ論理装置302は、16本のバス310のうちの一つにそ
れぞれ接続された一組の16マージ論理装置マージ左“M
L"データ入力と、16本の“FB"バス190aのうちの一つに
それぞれ接続された一組の16マージ論理装置マージ・マ
スク“MM"データ／制御入力と、16本の“FB"バス190aに
それぞれ接続された一組の16マージ論理装置マージ右
“MR"データ入力とにより構成されている。マージ論理
装置302データ出力は、16本のバス314のうちの一つにそ
れぞれ接続されている。マージ論理装置302は、マイケ
ル・ジェー・ミラー（Micheal J.Miller）、ダン・レ・
ニョック及びジョン・アール・ミック（John R.Mick）
の米国特許出願第4,760,517号に説明されている型式の
ものである。マージ論理装置302には、それぞれ特殊な
制御部を有する16マルチプレクサ（図示なし）が用いら
れている。これらのマルチプレクサは、16本のバス310
のうちの一つに接続されている（一つの）（“ML"）デ
ータ入力と、16本の、“FB"バス190aのうちの一つに接
続されている一つの（“MM"）データ／制御入力と、16
本の（“FB"）バス190aのうちの一つに接続されている
他の（一つの（“MM"）データ／制御入力と、16本のバ
ス314のうちの一つに接続されている（一つの）データ
出力とを有する型式のものである。
マージ論理装置302、マルチプレクサ304を備えている。
漏斗シフタ300は、16本の“R"バス126のうちの一つにそ
れぞれ接続された一組の16漏斗シフタ“R"入力と、16本
の“S"バス220のうちの一つにそれぞれ接続された一組
の漏斗シフタ“S"入力とにより構成されている。更に、
漏斗シフタ300の漏斗シフタ制御入力のうちの５本が“A
LU"バス222に接続され、またその１本が“CO"ライン262
に接続されている。最後に、漏斗シフタ300のキャリー
入力は“MSL/LSL＊”ライン264に接続され、また16漏斗
シフタ・データ出力は16本のバス310のうちの一つにそ
れぞれ接続されている。漏斗シフタ300は、第２図に更
に詳細に示されており、下記の［第４表］及び［第５
表］に示されるように機能する。即ち、 マージ論理装置302は、16本のバス310のうちの一つにそ
れぞれ接続された一組の16マージ論理装置マージ左“M
L"データ入力と、16本の“FB"バス190aのうちの一つに
それぞれ接続された一組の16マージ論理装置マージ・マ
スク“MM"データ／制御入力と、16本の“FB"バス190aに
それぞれ接続された一組の16マージ論理装置マージ右
“MR"データ入力とにより構成されている。マージ論理
装置302データ出力は、16本のバス314のうちの一つにそ
れぞれ接続されている。マージ論理装置302は、マイケ
ル・ジェー・ミラー（Micheal J.Miller）、ダン・レ・
ニョック及びジョン・アール・ミック（John R.Mick）
の米国特許出願第4,760,517号に説明されている型式の
ものである。マージ論理装置302には、それぞれ特殊な
制御部を有する16マルチプレクサ（図示なし）が用いら
れている。これらのマルチプレクサは、16本のバス310
のうちの一つに接続されている（一つの）（“ML"）デ
ータ入力と、16本の、“FB"バス190aのうちの一つに接
続されている一つの（“MM"）データ／制御入力と、16
本の（“FB"）バス190aのうちの一つに接続されている
他の（一つの（“MM"）データ／制御入力と、16本のバ
ス314のうちの一つに接続されている（一つの）データ
出力とを有する型式のものである。
マルチプレクサ304は、マルチプレクサ150（“A0"）と
同一のものであり、16本のバス310のうちの一つにそれ
ぞれ接続された第１組の16マルチプレクサ（Ａ）データ
入力と、16本のバス314のうちの一つにそれぞれ接続さ
れた第２組の16マルチプレクサ（Ｂ）データ入力と、
“ALU"（０〜４）バス222のうちの複数本に接続された
マルチプレクサ選択（制御）入力と、16本のバス318の
うちの一つにそれぞれ接続された第１組の16マルチプレ
クサ・データ出力とにより構成されている。
同一のものであり、16本のバス310のうちの一つにそれ
ぞれ接続された第１組の16マルチプレクサ（Ａ）データ
入力と、16本のバス314のうちの一つにそれぞれ接続さ
れた第２組の16マルチプレクサ（Ｂ）データ入力と、
“ALU"（０〜４）バス222のうちの複数本に接続された
マルチプレクサ選択（制御）入力と、16本のバス318の
うちの一つにそれぞれ接続された第１組の16マルチプレ
クサ・データ出力とにより構成されている。
演算論理装置100は、更に出力部に、マルチプレクサ400
と、それぞれ404、406、及び408により表わす３つの16
ビットＤ型エッジ・トリガ（フリップ・フロップ）レジ
スタと、それぞれ412及び414により表わす２つのマルチ
プレクサと、ビット逆転装置418と、シフタ426と、他の
マルチプレクサ430と、トライステートの出力駆動装置4
34と備えている。マルチプレクサ400（出力部入力レジ
スタともいう。）は、マルチプレクサ150（“A0"）と同
一のものであり、16本のバス270のうちの一つにそれぞ
れ接続された第１組の16マルチプレクサ（Ａ）データ入
力と、16本のバス318のうちの一つにそれぞれ接続され
た第２組の16マルチプレクサ（Ｂ）データ入力と、６ラ
インの“FSEL"（０〜５）”バス440のうちの複数本に接
続されたマルチプレクサ選択（制御）入力と、16本のバ
ス444のうちの一つにそれぞれ接続された１組の16マル
チプレクサ・データ入力とにより構成されている。レジ
スタ404（“F1"）、406（“F2"）、及び408（“ACC"）
は、それぞれレジスタ140（“A0"）と同一のものであ
り、16本のバス444のうちの一つにそれぞれ接続された1
6レジスタ・データ入力と、“CP"ライン116に接続され
たレジスタ・クロック入力と、２ラインの“FEN"（０〜
１）バス448のうちの一つに接続されたレジスタ・エネ
ーブル入力とにより構成されている。レジスタ404（“F
1"）の16レジスタ・データ出力は、16本のバス450のう
ちの一つにそれぞれ接続されている。
と、それぞれ404、406、及び408により表わす３つの16
ビットＤ型エッジ・トリガ（フリップ・フロップ）レジ
スタと、それぞれ412及び414により表わす２つのマルチ
プレクサと、ビット逆転装置418と、シフタ426と、他の
マルチプレクサ430と、トライステートの出力駆動装置4
34と備えている。マルチプレクサ400（出力部入力レジ
スタともいう。）は、マルチプレクサ150（“A0"）と同
一のものであり、16本のバス270のうちの一つにそれぞ
れ接続された第１組の16マルチプレクサ（Ａ）データ入
力と、16本のバス318のうちの一つにそれぞれ接続され
た第２組の16マルチプレクサ（Ｂ）データ入力と、６ラ
インの“FSEL"（０〜５）”バス440のうちの複数本に接
続されたマルチプレクサ選択（制御）入力と、16本のバ
ス444のうちの一つにそれぞれ接続された１組の16マル
チプレクサ・データ入力とにより構成されている。レジ
スタ404（“F1"）、406（“F2"）、及び408（“ACC"）
は、それぞれレジスタ140（“A0"）と同一のものであ
り、16本のバス444のうちの一つにそれぞれ接続された1
6レジスタ・データ入力と、“CP"ライン116に接続され
たレジスタ・クロック入力と、２ラインの“FEN"（０〜
１）バス448のうちの一つに接続されたレジスタ・エネ
ーブル入力とにより構成されている。レジスタ404（“F
1"）の16レジスタ・データ出力は、16本のバス450のう
ちの一つにそれぞれ接続されている。
“F1"レジスタ406の16レジスタ・データ出力は、16本の
バス454のうちの一つにそれぞれ接続されている。ま
た、“ACC"レジスタ408の16レジスタ・データ出力は16
本のバス458のうちの一つにそれぞれ接続されている。
バス454のうちの一つにそれぞれ接続されている。ま
た、“ACC"レジスタ408の16レジスタ・データ出力は16
本のバス458のうちの一つにそれぞれ接続されている。
マルチプレクサ412（出力部フィードバック・マルチプ
レクサともいう。）は、明確にするために、上下を逆に
して示されており、マルチプレクサ204（“B"）と同一
のものである。マルチプレクサ412は、16本のバス450の
うちの一つにそれぞれ接続された複数組の16マルチプレ
クサ・データ入力のうちの一つ（第１のもの）と、16本
のバス454のうちの一つにそれぞれ接続された複数組の1
6マルチプレクサ・データ入力のうちの一つ（第２のも
の）と、16本のバス458に接続された複数組の16マルチ
プレクサ・データ入力のうちの一つ（第３のもの）と、
16本の“Y0"バス462に接続された複数組の16マルチプレ
クサ・データ入力のうちの残りの一つ（第４のもの）と
により構成されている。マルチプレクサ412の選択（制
御）入力は、２本の“FBC（０〜１）”バス466に接続さ
れている。また、一組の16マルチプレクサ・データ出力
は、（“FB"）バス190aのうちの一つにそれぞれ接続さ
れている。
レクサともいう。）は、明確にするために、上下を逆に
して示されており、マルチプレクサ204（“B"）と同一
のものである。マルチプレクサ412は、16本のバス450の
うちの一つにそれぞれ接続された複数組の16マルチプレ
クサ・データ入力のうちの一つ（第１のもの）と、16本
のバス454のうちの一つにそれぞれ接続された複数組の1
6マルチプレクサ・データ入力のうちの一つ（第２のも
の）と、16本のバス458に接続された複数組の16マルチ
プレクサ・データ入力のうちの一つ（第３のもの）と、
16本の“Y0"バス462に接続された複数組の16マルチプレ
クサ・データ入力のうちの残りの一つ（第４のもの）と
により構成されている。マルチプレクサ412の選択（制
御）入力は、２本の“FBC（０〜１）”バス466に接続さ
れている。また、一組の16マルチプレクサ・データ出力
は、（“FB"）バス190aのうちの一つにそれぞれ接続さ
れている。
マルチプレクサ414（出力部レジスタ・マルチプレクサ
ともいう。）は、３組の16データ入力と、多数の選択
（制御）入力と、一組の16データ出力とを有する型式の
ものである。更に、マルチプレクサ414は、16マルチプ
レクサ・データ出力に、状態が３組の16データ入力のう
ちの選択された一つに発生する一組の16信号のうちの一
つの状態にそれぞれ対応した信号を発生する動作が可能
な型式のものである。選択された一組のデータ入力はマ
ルチプレクサ選択（制御）入力に発生した信号の状態に
より決定されたものである。マルチプレクサ141は、16
本のバス450のうちの一つにそれぞれ接続された複数組
の16マルチプレクサ・データ入力のうちの一つ（第１の
もの）と、16本のバス444のうちの一つにそれぞれ接続
された複数組の16マルチプレクサ・データ入力のうちの
一つ（第２のもの）と、16本のバス454のうちの一つに
それぞれ接続された複数組の16マルチプレクサ・データ
入力のうちの一つ（第３のもの）と、 “FSEL"バス440の複数本に接続されたマルチプレクサ選
択（制御）入力と、16本のバス468のうちの一つにそれ
ぞれ接続された複数組の16マルチプレクサ・データ出力
とにより構成されている。
ともいう。）は、３組の16データ入力と、多数の選択
（制御）入力と、一組の16データ出力とを有する型式の
ものである。更に、マルチプレクサ414は、16マルチプ
レクサ・データ出力に、状態が３組の16データ入力のう
ちの選択された一つに発生する一組の16信号のうちの一
つの状態にそれぞれ対応した信号を発生する動作が可能
な型式のものである。選択された一組のデータ入力はマ
ルチプレクサ選択（制御）入力に発生した信号の状態に
より決定されたものである。マルチプレクサ141は、16
本のバス450のうちの一つにそれぞれ接続された複数組
の16マルチプレクサ・データ入力のうちの一つ（第１の
もの）と、16本のバス444のうちの一つにそれぞれ接続
された複数組の16マルチプレクサ・データ入力のうちの
一つ（第２のもの）と、16本のバス454のうちの一つに
それぞれ接続された複数組の16マルチプレクサ・データ
入力のうちの一つ（第３のもの）と、 “FSEL"バス440の複数本に接続されたマルチプレクサ選
択（制御）入力と、16本のバス468のうちの一つにそれ
ぞれ接続された複数組の16マルチプレクサ・データ出力
とにより構成されている。
ビット逆転装置418は、16本の“FBC"バス466のうちの一
つにそれぞれ接続された一組の16ビット逆転装置のデー
タ入力と、複数ライン“FSEL"バス440に接続された制御
（選択）入力と、“MSL/LSL＊”ラインに接続されたビ
ット逆転装置制御入力と、16本のバス470のうちの一つ
にそれぞれ接続された一組の16ビット逆転装置のデータ
出力とにより構成されている。“ビット逆転アドレス”
の場合に、ビット逆転装置418は、“FSEL"バス440の状
態に応答して、下記［第６表］に示されるようにバス46
6をバス470に接続して再マッピングせる動作が可能であ
る。
つにそれぞれ接続された一組の16ビット逆転装置のデー
タ入力と、複数ライン“FSEL"バス440に接続された制御
（選択）入力と、“MSL/LSL＊”ラインに接続されたビ
ット逆転装置制御入力と、16本のバス470のうちの一つ
にそれぞれ接続された一組の16ビット逆転装置のデータ
出力とにより構成されている。“ビット逆転アドレス”
の場合に、ビット逆転装置418は、“FSEL"バス440の状
態に応答して、下記［第６表］に示されるようにバス46
6をバス470に接続して再マッピングせる動作が可能であ
る。
即ち、 このために、ビット逆転装置418はマルチプレクサ204
（“B"）と同一のものからなるマルチプレクサ（図示な
し）を有する。ビット逆転装置418のマルチプレクサ
は、バス466に（全て）接続された４組の16マルチプレ
クサ・データ入力と、“FSEL"バス444の複数本に接続さ
れたマルチプレクサ選択（制御）入力と、バス470のう
ちの一つにそれぞれ接続された一組の16マルチプレクサ
・データ入力とにより構成されている。第１組のマルチ
プレクサ入力の各入力は、“FBC"バス466の信号を再マ
ッピングするように選択されたバス466のうちの一つに
接続されることにより、10ビットのモード・パターンを
得る。第２組のマルチプレクサ入力の各入力は、“FBC"
バス466の信号を再マッピングするように選択された“F
SEL"バス444のうちの一つに接続されることにより、12
ビットのモード・パターンを得る。14ビットのパターン
を得るために、第３組のマルチプレクサ入力の各入力
は、“FBC"バス466のうちの適当な１つに接続されてい
る。また、第４組のマルチプレクサ入力の各入力は、
“FBC"バス466の信号を再マッピングするように選択さ
れた“FBC"バス466のうちの一つに接続されることによ
り16ビット・モード・パターンを得る。
（“B"）と同一のものからなるマルチプレクサ（図示な
し）を有する。ビット逆転装置418のマルチプレクサ
は、バス466に（全て）接続された４組の16マルチプレ
クサ・データ入力と、“FSEL"バス444の複数本に接続さ
れたマルチプレクサ選択（制御）入力と、バス470のう
ちの一つにそれぞれ接続された一組の16マルチプレクサ
・データ入力とにより構成されている。第１組のマルチ
プレクサ入力の各入力は、“FBC"バス466の信号を再マ
ッピングするように選択されたバス466のうちの一つに
接続されることにより、10ビットのモード・パターンを
得る。第２組のマルチプレクサ入力の各入力は、“FBC"
バス466の信号を再マッピングするように選択された“F
SEL"バス444のうちの一つに接続されることにより、12
ビットのモード・パターンを得る。14ビットのパターン
を得るために、第３組のマルチプレクサ入力の各入力
は、“FBC"バス466のうちの適当な１つに接続されてい
る。また、第４組のマルチプレクサ入力の各入力は、
“FBC"バス466の信号を再マッピングするように選択さ
れた“FBC"バス466のうちの一つに接続されることによ
り16ビット・モード・パターンを得る。
丸め装置422は、16本の“FBC"バス466のうちの一つにそ
れぞれ接続された一組や16丸め装置データ入力と、“FS
EL"バス440の複数本に接続された丸め装置の制御（選
択）入力と、“SI00"ライン474に接続された丸め装置ボ
ロー入力と、“MSL/LSL＊”ライン264に接続された丸め
装置制御入力と、 "SI016"ライン478に接続された丸め装置キャリー出力
と、16本のバス474aのうちの一つにそれぞれ接続された
一組の16丸め装置データ出力とにより構成されている。
スタンド・アローン・モードにおいて、また“FSEL"バ
ス440が再上位スライスにある32ビット・モードにおい
て、丸め装置は、外部的に“SI00"ライン474上に発生し
た信号が高論理レベル（“1"）を有するときは、“FBC"
バス466上に発生した信号の状態を表わす２進数を一つ
だけ増加させるか、又は（“SI00"ライン474の信号が低
論理レベル（“0"）を有するときは、）２進数をそのま
ま残す動作が可能である。32ビット・モードにおいて
“FSEL"バス440が下位スライスにあるときは、丸め装置
は、“FBC"バス466上に発生した信号の状態を表わす２
進数をビット13からビット14へ丸め、又は外部的に“FS
EL"バス440の複数本上に発生した信号の状態により選択
されたときに、ビット14からビット15へ丸めて、“SI0
0"ライン474上に適当なキャリー信号を発生させる動作
が可能である。
れぞれ接続された一組や16丸め装置データ入力と、“FS
EL"バス440の複数本に接続された丸め装置の制御（選
択）入力と、“SI00"ライン474に接続された丸め装置ボ
ロー入力と、“MSL/LSL＊”ライン264に接続された丸め
装置制御入力と、 "SI016"ライン478に接続された丸め装置キャリー出力
と、16本のバス474aのうちの一つにそれぞれ接続された
一組の16丸め装置データ出力とにより構成されている。
スタンド・アローン・モードにおいて、また“FSEL"バ
ス440が再上位スライスにある32ビット・モードにおい
て、丸め装置は、外部的に“SI00"ライン474上に発生し
た信号が高論理レベル（“1"）を有するときは、“FBC"
バス466上に発生した信号の状態を表わす２進数を一つ
だけ増加させるか、又は（“SI00"ライン474の信号が低
論理レベル（“0"）を有するときは、）２進数をそのま
ま残す動作が可能である。32ビット・モードにおいて
“FSEL"バス440が下位スライスにあるときは、丸め装置
は、“FBC"バス466上に発生した信号の状態を表わす２
進数をビット13からビット14へ丸め、又は外部的に“FS
EL"バス440の複数本上に発生した信号の状態により選択
されたときに、ビット14からビット15へ丸めて、“SI0
0"ライン474上に適当なキャリー信号を発生させる動作
が可能である。
シフタ426は、16本の“FBC"バス466のうちの一つにそれ
ぞれ接続された一組の16シフタ・データ入力と、“FSE
L"バス440の複数本に接続されたシフタ制御（選択）入
力と、“MSL/LSL＊”ライン264に接続された他のシフタ
制御入力と、“SIO16"ライン478に接続されたシフタ・
ビット16（左端）シフト入力／出力と、“SIO0"ライン4
74に接続されたシフタ・ビット０（右端）シフト入力／
出力と、16本のバス474aのうちの一つにそれぞれ接続さ
れた一組の16シフタ・データ出力とにより構成されてい
る。シフタ426は、外部的に“FSEL"バス440及び“MSL/L
SL＊”ライン264上に発生した信号の状態に応答して、
“FBC"バス466上に発生した２進数のビットをシフトし
て論理的に減少、論理的に増加、演算上で増加、又は演
算的に減少する動作が可能である。
ぞれ接続された一組の16シフタ・データ入力と、“FSE
L"バス440の複数本に接続されたシフタ制御（選択）入
力と、“MSL/LSL＊”ライン264に接続された他のシフタ
制御入力と、“SIO16"ライン478に接続されたシフタ・
ビット16（左端）シフト入力／出力と、“SIO0"ライン4
74に接続されたシフタ・ビット０（右端）シフト入力／
出力と、16本のバス474aのうちの一つにそれぞれ接続さ
れた一組の16シフタ・データ出力とにより構成されてい
る。シフタ426は、外部的に“FSEL"バス440及び“MSL/L
SL＊”ライン264上に発生した信号の状態に応答して、
“FBC"バス466上に発生した２進数のビットをシフトし
て論理的に減少、論理的に増加、演算上で増加、又は演
算的に減少する動作が可能である。
マルチプレクサ430（出力部マルチプレクサともい
う。）は、マルチプレクサ204（“B"）と同一のもので
あり、16本のバス470のうちの一つにそれぞれ接続され
た複数組の16マルチプレクサ・データ入力のうちの（第
１）のものと、16本のバス466のうちの一つにそれぞれ
接続された複数組の16マルチプレクサ・データ入力のう
ちの（第２）のものと、16本のバス474に接続された複
数組の16マルチプレクサ・データ入力のうちの（第３）
のものと、16本のバス478にそれぞれ接続された複数組
の16マルチプレクサ・データ入力のうちの残り（第４）
のものとにより構成されている。マルチプレクサ430
（制御）入力は、“FSEL"バス440のうちの複数ラインに
接続されている。また、一組の16マルチプレクサ・デー
タ出力は16本のバス482のうちの一つにそれぞれ接続さ
れている。
う。）は、マルチプレクサ204（“B"）と同一のもので
あり、16本のバス470のうちの一つにそれぞれ接続され
た複数組の16マルチプレクサ・データ入力のうちの（第
１）のものと、16本のバス466のうちの一つにそれぞれ
接続された複数組の16マルチプレクサ・データ入力のう
ちの（第２）のものと、16本のバス474に接続された複
数組の16マルチプレクサ・データ入力のうちの（第３）
のものと、16本のバス478にそれぞれ接続された複数組
の16マルチプレクサ・データ入力のうちの残り（第４）
のものとにより構成されている。マルチプレクサ430
（制御）入力は、“FSEL"バス440のうちの複数ラインに
接続されている。また、一組の16マルチプレクサ・デー
タ出力は16本のバス482のうちの一つにそれぞれ接続さ
れている。
最後に、トライステートの出力駆動装置434は、16本の
バス482のうちの一つにそれぞれ接続された一組の16ユ
ニット・データ入力と、“OEA"ライン486に接続された
ユニット・データ入力と、“YO"バス462のうちの一つに
それぞれ接続された一組の16ユニット・データ出力とに
より構成されている。
バス482のうちの一つにそれぞれ接続された一組の16ユ
ニット・データ入力と、“OEA"ライン486に接続された
ユニット・データ入力と、“YO"バス462のうちの一つに
それぞれ接続された一組の16ユニット・データ出力とに
より構成されている。
演算論理装置100の出力部は、外部的に“FSEL"バス440
上に発生した信号に応答して、下記［第７表］に示され
るように“YO"バス462信号を発生する動作が可能であ
る。
上に発生した信号に応答して、下記［第７表］に示され
るように“YO"バス462信号を発生する動作が可能であ
る。
現在好ましいとする実施例において、演算論理装置100
の部品は、全てCMOS技術を用いて一個のデバイスに集積
化される。
の部品は、全てCMOS技術を用いて一個のデバイスに集積
化される。
本発明についての一定の変更及び修飾は、前述の開示を
読んだ後では、当該技術分野に習熟する者にとり明らか
となるであると考える。従って、特許請求の範囲は、本
発明の真の精神及び範囲内にこのような変更及び修飾の
全てが含まれるものとして、解釈されるべきであること
を意図している。
読んだ後では、当該技術分野に習熟する者にとり明らか
となるであると考える。従って、特許請求の範囲は、本
発明の真の精神及び範囲内にこのような変更及び修飾の
全てが含まれるものとして、解釈されるべきであること
を意図している。
第１図は本発明による演算論理装置の好適な実施例を示
すブロック図、 第２図は第１図に示す漏斗シフタを詳細に示すブロック
図である。 100、240……演算論理装置、 110、140、142、144、146、200、404……レジスタ、 150、152、154、156、204、206、208、304、400、412、
414、430……マルチプレクサ、 300……漏斗シフタ、 302……マージ論理装置、 406……“F1"レジスタ、 408……“ACC"レジスタ、 418……ビット逆転ユニット、 422……丸めユニット、 426……シフタ、 434……出力駆動装置。
すブロック図、 第２図は第１図に示す漏斗シフタを詳細に示すブロック
図である。 100、240……演算論理装置、 110、140、142、144、146、200、404……レジスタ、 150、152、154、156、204、206、208、304、400、412、
414、430……マルチプレクサ、 300……漏斗シフタ、 302……マージ論理装置、 406……“F1"レジスタ、 408……“ACC"レジスタ、 418……ビット逆転ユニット、 422……丸めユニット、 426……シフタ、 434……出力駆動装置。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 9188−5Ｂ Ｇ０６Ｆ 7/00 Ａ
Claims (9)
- 【請求項１】プログラマブル・パイプライン算術論理演
算装置において、 DAバスと、 DBバスと、 Ｒバスと、 Ｓバスと、 FBバスと、 YOバスと、 前記DAバスに接続された一組のデータ入力、及び前記Ｒ
バスに接続された一組のデータ出力を有するパイプライ
ン・レジスタ手段と、 前記DBバスに接続された一組のデータ入力、及び一組の
データ出力を有するＢレジスタと、 前記DAバスに接続された第１組のデータ入力、前記DBバ
スに接続された第２組のデータ入力、前記Ｂレジスタの
組のデータ出力に接続された第３組のデータ入力、前記
FBバスに接続された第４組のデータ入力、及び前記Ｓバ
スに接続された一組のデータ出力を有するＢマルチプレ
クサと、 前記Ｒバスに接続された第１組のデータ入力、前記Ｓバ
スに接続された第２組のデータ入力、及び一組のデータ
出力を有する算術論理演算手段と、 前記Ｒバスに接続された第１組のデータ入力、前記Ｓバ
スに接続された第２組のデータ入力、及び一組のデータ
出力を有する漏斗シフタ（funnel shifter）と、 前記漏斗シフタの一組のデータ出力に接続された一組の
マージ左データ入力、前記Ｓバスに接続された一組のマ
ージ・マスク・データ／制御入力、前記FBバスに接続さ
れた一組のマージ右データ入力、及び一組のデータ出力
を有するマージ論理装置と、 前記漏斗シフタの一組のデータ出力に接続された第１組
のデータ入力、前記マージ論理装置の一組のデータ出力
に接続された第２組のデータ入力、及び一組のデータ出
力を有する漏斗シフタ／マージ論理装置マルチプレクサ
と、 前記算術論理演算手段の一組のデータ出力、前記漏斗シ
フタ／マージ論理装置マルチプレクサの一組のデータ出
力、前記FBバス、及び前記YOバスに接続された出力手段
と の組合わせを備えていることを特徴とするプログラマブ
ル・パイプライン算術論理演算装置。 - 【請求項２】請求項１記載のプログラマブル・パイプラ
イン算術論理演算装置において、前記出力手段は、 前記算術論理演算手段の一組のデータ出力に接続された
第１組のデータ入力と、前記漏斗シフタ／マージ論理装
置マルチプレクサの一組のデータ出力に接続された第２
組のデータ入力、及び一組のデータ出力を有する出力手
段入力マルチプレクサと、 前記出力手段入力マルチプレクサの一組のデータ出力に
接続された一組のデータ入力、及び一組のデータ出力を
有するF1レジスタと、 前記F1レジスタの一組のデータ出力に接続された第１組
のデータ入力、前記YOバスに接続された第２組のデータ
入力、及びFBバスに接続された一組のデータ出力を有す
る出力手段フィードバック・マルチプレクサと を備えていることを特徴とするプログラマブル・パイプ
ライン算術論理演算装置。 - 【請求項３】請求項２記載のプログラマブル・パイプラ
イン算術論理演算装置において、前記出力手段は更に、 前記F1レジスタの一組のデータ出力に接続された第１組
のデータ入力、前記出力手段入力マルチプレクサの一組
のデータ出力に接続された第２組のデータ入力、及び一
組のデータ出力を有する出力手段レジスタ・マルチプレ
クサと、 前記出力手段レジスタ・マルチプレクサの一組のデータ
出力に接続された一組のデータ入力、及び一組のデータ
出力を有するビット逆転ユニットと、 前記ビット逆転ユニットの一組のデータ出力に接続され
た第１組のデータ入力、前記出力手段レジスタ・マルチ
プレクサの一組のデータ出力に接続された第２組のデー
タ入力、及び前記YOバスに接続された一組のデータ出力
を有する出力手段出力マルチプレクサと を備えていることを特徴とするプログラマブル・パイプ
ライン算術論理演算装置。 - 【請求項４】請求項１記載のプログラマブル・パイプラ
イン算術論理演算装置において、前記パイプライン・レ
ジスタ手段は、 前記DAバスに接続された一組のデータ入力及び一組のデ
ータ出力を有するAOレジスタと、 前記AOレジスタの一組のデータ出力に接続された第１組
のデータ入力、前記DAバスに接続された第２組のデータ
入力、及び一組のデータ出力を有するAOマルチプレクサ
と、 前記AOマルチプレクサの一組のデータ出力に接続された
一組のデータ入力、及び一組のデータ出力を有するA1レ
ジスタと、 前記A1レジスタの一組のデータ出力に接続された第１組
のデータ入力、前記DAバスに接続された第２組のデータ
入力、及び一組のデータ出力を有するA1マルチプレクサ
と、 前記A1マルチプレクサの一組のデータ出力に接続された
一組のデータ入力、及び一組のデータ出力を有するA2レ
ジスタと、 前記A2レジスタの一組のデータ出力に接続された第１組
のデータ入力、前記DAバスに接続された第２組のデータ
入力、及び一組のデータ出力を有するA2マルチプレクサ
と、 前記A2マルチプレクサの一組のデータ出力に接続された
一組のデータ入力、及び一組のデータ出力を有するA3レ
ジスタと、 前記A3レジスタの一組のデータ出力に接続された第１組
のデータ入力、前記DAバスに接続された第２組のデータ
入力、及び前記Ｒバスに接続された一組のデータ出力を
有するA3マルチプレクサと を備えていることを特徴とするプログラマブル・パイプ
ライン算術論理演算装置。 - 【請求項５】請求項４記載のプログラマブル・パイプラ
イン算術論理演算装置において、 前記出力手段は、 前記算術論理演算手段の一組のデータ出力に接続された
第１組のデータ入力、前記漏斗シフタ／マージ論理装置
マルチプレクサの一組のデータ出力に接続された第２組
のデータ入力、及び一組のデータ出力を有する出力手段
入力マルチプレクサと、 前記出力手段入力マルチプレクサの一組のデータ出力に
接続された一組のデータ入力、及び一組のデータ出力を
有するF1レジスタと、 前記F1レジスタの一組のデータ出力に接続された第１組
のデータ入力、前記YOバスに接続された第２組のデータ
入力、及び前記FBバスに接続された一組のデータ出力を
有する出力手段フィードバック・マルチプレクサと を備えていることを特徴とするプログラマブル・パイプ
ライン算術論理演算装置。 - 【請求項６】請求項５記載のプログラマブル・パイプラ
イン算術論理演算装置において、前記出力手段は更に、 前記F1レジスタの一組のデータ出力に接続された第１組
のデータ入力、前記出力手段入力マルチプレクサの一組
のデータ出力に接続された第２組のデータ入力、及び一
組のデータ出力を有する出力手段レジスタ・マルチプレ
クサと、 前記出力手段レジスタ・マルチプレクサの一組のデータ
出力に接続された一組のデータ入力、及び一組のデータ
出力を有するビット逆転装置と、 前記ビット逆転装置の一組のデータ出力に接続された第
１組のデータ入力、前記出力手段レジスタ・マルチプレ
クサの一組のデータ出力に接続された第２組のデータ入
力、及び前記YOバスに接続された一組のデータ出力を有
する出力手段マルチプレクサと を備えていることを特徴とするプログラマブル・パイプ
ライン算術論理演算装置。 - 【請求項７】請求項６記載のプログラマブル・パイプラ
イン算術論理演算装置において、前記出力手段レジスタ
・マルチプレクサは更に第３組のデータ入力を有し、 前記出力手段フィードバック・マルチプレクサは 更に第３組のデータ入力、及び第４組のデータ入力を有
し、 前記出力手段は更に、 前記出力手段マルチプレクサの一組のデータ出力に接続
された一組のデータ入力、及び前記出力手段レジスタ・
マルチプレクサの第３組のデータ入力と前記出力手段フ
ィードバック・マルチプレクサの第３組のデータ入力に
接続された一組のデータ出力を有するF2レジスタと、 前記出力手段入力マルチプレクサの一組のデータ出力に
接続された一組のデータ入力、前記出力手段フィードバ
ック・マルチプレクサの第４組のデータ入力に接続され
た一組のデータ出力を有するACCレジスタと を備えていることを特徴とするプログラマブル・パイプ
ライン算術論理演算装置。 - 【請求項８】請求項６記載のプログラマブル・パイプラ
イン算術論理演算装置において、前記出力手段出力マル
チプレクサは更に第３組のデータ入力、及び第４組のデ
ータ入力を有し、前記出力手段は更に 前記出力手段レジスタ・マルチプレクサの一組のデータ
出力に接続された一組のデータ入力、及び前記出力手段
出力マルチプレクサの第３組のデータ入力に接続された
一組のデータ出力を有する丸め装置と、 前記出力手段レジスタ・マルチプレクサの一組のデータ
出力に接続された一組のデータ入力、及び前記出力手段
出力マルチプレクサの第４組のデータ入力に接続された
一組のデータ出力を有するシフタと を備えていることを特徴とするプログラマブル・パイプ
ライン算術論理演算装置。 - 【請求項９】請求項８記載のプログラマブル・パイプラ
イン算術論理演算装置において、前記出力手段レジスタ
・マルチプレクサは更に第３組のデータ入力、及び第４
組のデータ入力を有し、前記出力手段は更に、 前記出力手段入力マルチプレクサの一組のデータ出力に
接続された一組のデータ入力、及び前記出力手段レジス
タ・マルチプレクサの第３組のデータ入力に接続された
一組のデータ出力を有するF2レジスタと、 前記出力手段入力マルチプレクサの一組のデータ出力に
接続された一組のデータ入力、及び前記出力手段フィー
ドバック・マルチプレクサの第４組のデータ入力に接続
された一組のデータ出力を有するACCレジスタと を備えていることを特徴とするプログラマブル・パイプ
ライン算術論理演算装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/304,069 US4931974A (en) | 1989-01-30 | 1989-01-30 | Sixteen-bit programmable pipelined arithmetic logic unit |
| US304069 | 1989-01-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02245872A JPH02245872A (ja) | 1990-10-01 |
| JPH0727517B2 true JPH0727517B2 (ja) | 1995-03-29 |
Family
ID=23174930
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017635A Expired - Lifetime JPH0727517B2 (ja) | 1989-01-30 | 1990-01-26 | １６ビット・プログラマブル・パイプライン算術論理演算装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4931974A (ja) |
| EP (1) | EP0381019B1 (ja) |
| JP (1) | JPH0727517B2 (ja) |
| DE (1) | DE69018284T2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2317248B (en) * | 1996-09-02 | 2001-08-15 | Siemens Plc | Floating point number data processing means |
| FR2820523B1 (fr) * | 2001-02-08 | 2003-05-16 | St Microelectronics Sa | Microprocesseur comportant une instruction d'inversion des bits d'un mot binaire |
| JP2006500850A (ja) * | 2002-09-25 | 2006-01-05 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | データを再帰的に計算するための回路 |
| US8768989B2 (en) | 2011-03-18 | 2014-07-01 | Apple Inc. | Funnel shifter implementation |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4393468A (en) * | 1981-03-26 | 1983-07-12 | Advanced Micro Devices, Inc. | Bit slice microprogrammable processor for signal processing applications |
| US4760544A (en) * | 1986-06-20 | 1988-07-26 | Plessey Overseas Limited | Arithmetic logic and shift device |
| US4760517A (en) * | 1986-10-17 | 1988-07-26 | Integrated Device Technology, Inc. | Thirty-two bit, bit slice processor |
-
1989
- 1989-01-30 US US07/304,069 patent/US4931974A/en not_active Expired - Lifetime
-
1990
- 1990-01-23 EP EP90101305A patent/EP0381019B1/en not_active Expired - Lifetime
- 1990-01-23 DE DE69018284T patent/DE69018284T2/de not_active Expired - Fee Related
- 1990-01-26 JP JP2017635A patent/JPH0727517B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0381019A3 (en) | 1991-04-10 |
| US4931974A (en) | 1990-06-05 |
| EP0381019B1 (en) | 1995-04-05 |
| DE69018284T2 (de) | 1995-11-02 |
| EP0381019A2 (en) | 1990-08-08 |
| DE69018284D1 (de) | 1995-05-11 |
| JPH02245872A (ja) | 1990-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4229801A (en) | Floating point processor having concurrent exponent/mantissa operation | |
| US5473554A (en) | CMOS multiplexor | |
| EP0127508B1 (en) | Full floating point vector processor | |
| JP2674754B2 (ja) | バレル・シフタ | |
| US5692200A (en) | Bridge circuit for preventing data incoherency by holding off propagation of data transfer completion interrupts until data clears the bridge circuit | |
| US4982352A (en) | Methods and apparatus for determining the absolute value of the difference between binary operands | |
| JPH0769782B2 (ja) | マイクロプログラム可能な３２ビットカスケード可能ビットスライス | |
| US3997771A (en) | Apparatus and method for performing an arithmetic operation and multibit shift | |
| JPH0727517B2 (ja) | １６ビット・プログラマブル・パイプライン算術論理演算装置 | |
| US5402368A (en) | Computing unit and digital signal processor using the same | |
| JPH0568725B2 (ja) | ||
| EP0278529A2 (en) | Multiplication circuit capable of operating at a high speed with a small amount of hardware | |
| US6828838B1 (en) | Vectored flip-flops and latches with embedded output-merge logic and shared clock drivers | |
| US6516332B1 (en) | Floating point number data processing means | |
| Mick | Am2900 bipolar microprocessor family | |
| US6035310A (en) | Method and circuit for performing a shift arithmetic right operation | |
| US9223743B1 (en) | Multiplier operable to perform a variety of operations | |
| EP0827068B1 (en) | Floating point number data processing means | |
| Gilpin et al. | Understanding iterative arrays | |
| JPH0589157A (ja) | 重力多体系および電気力多体系用相互作用力計算用処理装置 | |
| Dave | Arithmetic unit for a small digital computer | |
| JPH02220172A (ja) | 高速フーリエ変換におけるバタフライ演算用アドレス発生回路 | |
| McWilliams et al. | Using LSI processor bit-slices to build a PDP-11: a case study in microcomputer design | |
| JPS6250853B2 (ja) | ||
| Hird et al. | Bit-slice microprocessors-their use and application in minicomputers |