CS200355B1

CS200355B1 - Evalution circuit for memory testing

Info

Publication number: CS200355B1
Application number: CS46778A
Authority: CS
Inventors: Bedrich Sindelar
Original assignee: Bedrich Sindelar
Priority date: 1978-01-24
Filing date: 1978-01-24
Publication date: 1980-09-15

Description

Vynález ae týká vyhodnocovacího obvodu pro zkouěení pamětí· Pro svou funkci využívá klopných obvodů b výstupy ošetřenými proti metastabilním stavům, které jsou zapojeny jako paměl· chyby pró daný atrobovací aignál.The present invention relates to an evaluation circuit for testing memories. For its function, the flip-flops b utilize outputs treated against metastable states that are connected as an error memory for a given attribute signal.

Dosud užívané vyhodnocovací obvody nevyužívaly klopných obvodů a výstupy oěetřenými proti metastabilním stavům. Jejich výstupy zpracovávané dalšími logickými Sieny způsobovaly chybnou funkci systému v případě, kdy jejich výstupy byly mimo toleranění pole logických úrovní.The evaluation circuits used so far did not use flip-flops and outputs treated against metastable conditions. Their outputs processed by other logical Siens caused system malfunction if their outputs were outside the tolerance of the logical level field.

Tyto nevýhody odstraňuje vyhodnocovací obvod pro zkouěení pamětí podle vynálezu, jehož podstata spočívá v tom, že sestává z jednoho klopného obvodu s oěetřenými výstupy, to jest pozitivním výstupem a negativním výetupem, přičemž pozitivní výstup je připojen na nulovací vstup klopného obvodu a na aspoň jeden vstup hradla, na jehož výstupu je signál o chybě a dále výstup detektoru metastabilních stavů klopného obvodu je připojen na výstup aignálu metaatabilního stavu a klopný obvod má vstup ze srovnávacích obvodů*, vstup strobovacího signálu a nastavovací vstup.These disadvantages are overcome by the memory evaluation circuit according to the invention, which consists of a single flip-flop with treated outputs, i.e. a positive output and a negative output, the positive output being connected to the flip-flop reset input and at least one input. The gateway, whose output is an error signal, and the output of the metastable flip-flop detector is connected to the metaatable status signal output, and the flip-flop has an input from the comparator circuits *, a strobe signal input, and an adjustment input.

Vyhodnocovací obvod pro zkoušení pamětí podle vynálezu umožňuje bezchybné vyhodnocování měřených signálů v testovacích zařízeních. Po dobu trvání metaatabilního stavu signa200 355The memory evaluation circuit according to the invention allows error-free evaluation of the measured signals in the test devices. For the duration of the signa200 meta-stable state 355

200 355 lizuje systému poruchový stav.200 355 licks the system to a fault condition.

Jedno z možných provedení vyhodnocovacího obvodu pro zkoušení pamětí podle vynálezu je znázorněna na připojeném výkresu, který představuje obvod v nejjednodušším provedení a současně i v provedení a násobným počtem klopných obvodů·One possible embodiment of the memory evaluation circuit according to the invention is shown in the attached drawing, which represents a circuit in the simplest embodiment and at the same time in the embodiment and with a multiple number of flip-flops.

Vyhodnocovací obvod pro zkoušeni paměti podle vynálezu je proveden tak, že sestává alespoň z jednoho klopného obvodu 1 a ošetřenými výstupy, to jest pozitivním výstupem £ a a negativním výstupem přičemž pozitivní výstup £ je připojen na nulovací vstup 6 klopného obvodu-1 a na aspoň jeden vstup 91 hradla £, na jehož výstupu 10 je signál o chybě s dále výstup 2 detektoru aetastabilních stavů klopného obvodu 1. je připojen na výstup 11 signálu metaatabilního stavu a klopný obvod 1 má vstup 2 ze srovnávacích obvodů, vatup J strobovacího signálu a nastavovací vstup 8 ·The memory testing circuit according to the invention is designed to consist of at least one flip-flop 1 and treated outputs, i.e., a positive output 6 and a negative output, the positive output 6 being connected to the reset input 6 of the flip-flop-1 and to the at least one input. 91, at the output 10 of which the error signal s is furthermore output 2 of the aetastable state detector flip-flop 1 is connected to the metaatable state signal output 11, and the flip-flop 1 has an input 2 of comparator circuits ·

Obsahuje-li vyhodnocovací obvod nsklopných obvodů, je propojení provedeno tak, že pozitivní výstupy dalších klopných obvodů jsou připojeny ns další vstupy hradla 2 » další výstupy detektoru metaatabilních stavů jsou připojeny ..... výstup 11 signálu metastabilni ho stavu.If the evaluation circuit of the flip-flop circuitry is connected, the interconnection is performed so that the positive outputs of the other flip-flop circuits are connected to the other gate inputs 2 and the other outputs of the meta-stable detector are connected ... output 11 of the metastable state signal.

Obvod podle vynálezu pracuje takto :The circuit according to the invention operates as follows:

Signál zs vstupu 2 klopného obvodu 1 je vyhodnocen atrobovacím signálem přivedeným na vstup J klopného obvodu 1 a toto vyhodnocení je díky vazbě pozitivního výstupu £ klopného obvodu £ na nulovací vstup 6. klopného obvodu 1 pamatován. Vrácení do původního stavu klopného obvodu 1 je provedeno přivedením signálu nulování na nastavovací vstup 8 klopného obvodu 1. Z výstupu 2 detektoru metastabilních stavů klopného obvodu 1 je signál veden na výstup 11 signálu metaatabilního stavu. Negativního výstupu £ klopného obvodu 1 je využito pro indikaci chybového stavu.The signal z from the flip-flop input 2 is evaluated by the atroblication signal applied to the flip-flop input J, and this evaluation is remembered by the positive output of flip-flop 6 to the reset input 6 of flip-flop 1. The resetting of the flip-flop 1 is performed by applying a reset signal to the flip-flop adjusting input 8. From the output 2 of the metastable flip-flop 1, the signal is applied to the metaatable-state signal output 11. The negative output of flip-flop 1 is used to indicate an error condition.

Vynález lze použít v testovacích systémech a všude tam, kde je nutné přesné a bezchybné vyhodnocování měřených signálů.The invention can be used in test systems and wherever accurate and error-free evaluation of measured signals is required.

Claims

An evaluation circuit for memory testing, characterized in that it consists of at least one flip-flop (1) with treated outputs, i.e. with a positive output (4) and a negative output (5), the positive outlet (4) being connected to the resetting input (6) of the flip-flop (1) and at least one input (9D of the gate (9) and further the output (7) of the metastable flip-flop detector (1) is connected to the metaatable state signal output (11); (1) the input (2) of the comparator circuits, the vatup (3) of the trimming angle and the adjusting vetup (8) are received.