CS200355B1 - Vyhodnocovací obvod pro zkousení pamětí - Google Patents

Vyhodnocovací obvod pro zkousení pamětí Download PDF

Info

Publication number
CS200355B1
CS200355B1 CS46778A CS46778A CS200355B1 CS 200355 B1 CS200355 B1 CS 200355B1 CS 46778 A CS46778 A CS 46778A CS 46778 A CS46778 A CS 46778A CS 200355 B1 CS200355 B1 CS 200355B1
Authority
CS
Czechoslovakia
Prior art keywords
flip
flop
output
input
outputs
Prior art date
Application number
CS46778A
Other languages
English (en)
Inventor
Bedrich Sindelar
Original Assignee
Bedrich Sindelar
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Bedrich Sindelar filed Critical Bedrich Sindelar
Priority to CS46778A priority Critical patent/CS200355B1/cs
Publication of CS200355B1 publication Critical patent/CS200355B1/cs

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)

Description

Vynález ae týká vyhodnocovacího obvodu pro zkouěení pamětí· Pro svou funkci využívá klopných obvodů b výstupy ošetřenými proti metastabilním stavům, které jsou zapojeny jako paměl· chyby pró daný atrobovací aignál.
Dosud užívané vyhodnocovací obvody nevyužívaly klopných obvodů a výstupy oěetřenými proti metastabilním stavům. Jejich výstupy zpracovávané dalšími logickými Sieny způsobovaly chybnou funkci systému v případě, kdy jejich výstupy byly mimo toleranění pole logických úrovní.
Tyto nevýhody odstraňuje vyhodnocovací obvod pro zkouěení pamětí podle vynálezu, jehož podstata spočívá v tom, že sestává z jednoho klopného obvodu s oěetřenými výstupy, to jest pozitivním výstupem a negativním výetupem, přičemž pozitivní výstup je připojen na nulovací vstup klopného obvodu a na aspoň jeden vstup hradla, na jehož výstupu je signál o chybě a dále výstup detektoru metastabilních stavů klopného obvodu je připojen na výstup aignálu metaatabilního stavu a klopný obvod má vstup ze srovnávacích obvodů*, vstup strobovacího signálu a nastavovací vstup.
Vyhodnocovací obvod pro zkoušení pamětí podle vynálezu umožňuje bezchybné vyhodnocování měřených signálů v testovacích zařízeních. Po dobu trvání metaatabilního stavu signa200 355
200 355 lizuje systému poruchový stav.
Jedno z možných provedení vyhodnocovacího obvodu pro zkoušení pamětí podle vynálezu je znázorněna na připojeném výkresu, který představuje obvod v nejjednodušším provedení a současně i v provedení a násobným počtem klopných obvodů·
Vyhodnocovací obvod pro zkoušeni paměti podle vynálezu je proveden tak, že sestává alespoň z jednoho klopného obvodu 1 a ošetřenými výstupy, to jest pozitivním výstupem £ a a negativním výstupem přičemž pozitivní výstup £ je připojen na nulovací vstup 6 klopného obvodu-1 a na aspoň jeden vstup 91 hradla £, na jehož výstupu 10 je signál o chybě s dále výstup 2 detektoru aetastabilních stavů klopného obvodu 1. je připojen na výstup 11 signálu metaatabilního stavu a klopný obvod 1 má vstup 2 ze srovnávacích obvodů, vatup J strobovacího signálu a nastavovací vstup 8 ·
Obsahuje-li vyhodnocovací obvod nsklopných obvodů, je propojení provedeno tak, že pozitivní výstupy dalších klopných obvodů jsou připojeny ns další vstupy hradla 2 » další výstupy detektoru metaatabilních stavů jsou připojeny ..... výstup 11 signálu metastabilni ho stavu.
Obvod podle vynálezu pracuje takto :
Signál zs vstupu 2 klopného obvodu 1 je vyhodnocen atrobovacím signálem přivedeným na vstup J klopného obvodu 1 a toto vyhodnocení je díky vazbě pozitivního výstupu £ klopného obvodu £ na nulovací vstup 6. klopného obvodu 1 pamatován. Vrácení do původního stavu klopného obvodu 1 je provedeno přivedením signálu nulování na nastavovací vstup 8 klopného obvodu 1. Z výstupu 2 detektoru metastabilních stavů klopného obvodu 1 je signál veden na výstup 11 signálu metaatabilního stavu. Negativního výstupu £ klopného obvodu 1 je využito pro indikaci chybového stavu.
Vynález lze použít v testovacích systémech a všude tam, kde je nutné přesné a bezchybné vyhodnocování měřených signálů.

Claims (1)

  1. Vyhodnocovací obvod pro zkoušení pamětí, vyznačující se tím, že sestává alespoň ♦· z jednoho klopného obvodu ( 1 ) s ošetřenými výstupy, to je s pozitivním výstupem ( 4 ) a s negativním výstupem ( 5 ), přičemž pozitivní výetup ( 4 ) je připojen na nulovací vstup ( 6 ) klopného obvodu ( 1 ) a na alespoň jeden vstup (9D hradla (9) a dále výetup (7) detektoru metastabilníoh stavů klopného obvodu(l) je připojen na výstup (11) signálu metaatabilního stavu, přičemž ke klopnému obvodu (1) je přiŘejen vstup (2) ze srovnávacích obvodů, vatup (3) atrobovacO -úhi a nastavovací vetup (8).
CS46778A 1978-01-24 1978-01-24 Vyhodnocovací obvod pro zkousení pamětí CS200355B1 (cs)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CS46778A CS200355B1 (cs) 1978-01-24 1978-01-24 Vyhodnocovací obvod pro zkousení pamětí

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CS46778A CS200355B1 (cs) 1978-01-24 1978-01-24 Vyhodnocovací obvod pro zkousení pamětí

Publications (1)

Publication Number Publication Date
CS200355B1 true CS200355B1 (cs) 1980-09-15

Family

ID=5336800

Family Applications (1)

Application Number Title Priority Date Filing Date
CS46778A CS200355B1 (cs) 1978-01-24 1978-01-24 Vyhodnocovací obvod pro zkousení pamětí

Country Status (1)

Country Link
CS (1) CS200355B1 (cs)

Similar Documents

Publication Publication Date Title
CS200355B1 (cs) Vyhodnocovací obvod pro zkousení pamětí
GB1246765A (en) Solenoid error checking apparatus
SU541288A1 (ru) Пересчетное устройство
SU424319A1 (ru) Устройство для определения ориентацииэлементов
SU476686A1 (ru) Устройство дл устранени сбоев триггера
SU783726A1 (ru) Устройство дл контрол интегральных микросхем с пам тью
SU378875A1 (ru) Всесоюзна?: i
SU1619279A1 (ru) Устройство дл имитации неисправностей
SU1072102A1 (ru) Запоминающее устройство с автономным контролем
SU1238160A1 (ru) Буферное запоминающее устройство
SU591865A2 (ru) Устройство дл допускового контрол и классификации
RU1772804C (ru) Устройство дл контрол регистра сдвига
SU1520522A1 (ru) Устройство ввода с самоконтролем
RU2028643C1 (ru) Устройство для контроля цифровых блоков
SU1192130A1 (ru) Устройство дл контрол последовательности чередовани импульсов
SU395918A1 (ru) Устройство для контроля надежности замыкания контактов реле
SU1647867A1 (ru) Устройство дл защиты от дребезга контактов в измерительных цеп х
SU473180A1 (ru) Устройство дл проверки схем сравнени
SU1170430A1 (ru) Устройство дл автоматического контрол параметров
SU1552189A1 (ru) Устройство дл контрол программ
JPS5814989B2 (ja) ロジック素子あるいはロジック回路の動作速度試験回路
SU1621181A1 (ru) Устройство дл динамического преобразовани весового кода в код сегментного индикатора
CS244718B1 (cs) Číslicový filtr · paměti
SU1003143A1 (ru) Запоминающее устройство
SU1619394A1 (ru) Автоматический переключатель пределов измерени многопредельных приборов