SU1621181A1

SU1621181A1 - Устройство дл динамического преобразовани весового кода в код сегментного индикатора

Info

Publication number: SU1621181A1
Application number: SU884429730A
Authority: SU
Inventors: Александр Павлович Карасев; Игорь Васильевич Денисов
Original assignee: Предприятие П/Я В-8683
Priority date: 1988-05-23
Filing date: 1988-05-23
Publication date: 1991-01-15

Description

Зп

ин

LH

11

ш&,

Изобретение относитс к вычислительой технике и может быть использовано измерительных приборах и системах правлени с цифровыми индикаторами.

Цель изобретени - повышение наежное г ф/нкционировани .

На фиг, 1 приведена схема предлагаемого устройства; на фиг, 2 - схема ормировател сигнала начальной уста- Q новки и элемента пам ти,

Устройство садер кит мультиплексор 1 преобразователь 2 весового кода в сегментный,, индикаторы 3 генератор 4 шульеовэ двоичный счетчик 5, депмф- 15 атор 6S интеграторы 7S элементы 8 разв зки,, пороговый элемент 95 элеент 10 пам ти 5 элемент ИЛИ 11 и форирователь 12 сигнала начальной установки „20

Элементами 8 разв зки могут быть иоды,

Пороговый элемент 9 можно реализовать ,) напримерs на триггере Шмитта,

Элемент i0 пам ти может быть вы- 25 нолнеп на RS-триггере,

Формирователь 12 сигнала начальной установки включает (фиг. 2) конденсатор 13, резистор 14 и источник 15 по- сто ного напр жени .

Преобразователь 2 служит дл преобразовани входного весового кода (например s двоично-дес тичного в код сегментного индикатора (например, семи- сегмеитный) и выполн етс по соответствующей таблице истинности дл конкретного преобразовани ,

Сущность динамической индикации заключаетс в поочередном циклическом подключении каждого индикатора к источнику информации

Устройство работает следующим образом ,

При включении питани в случае от- сутстви выхода из стро одного из элементов устройства формирователь 12 сигнала начальной установки через эле- мент ИЛИ 11 устанавливают элемент 10 пам ти в исходное состо ние„ Потенциал с выхода элемента 10 пам ти поступает на стробирующий вход дешифратора 65 разреша его работу. Счетчик 5 работает в режиме непрерывного счета импульсов, поступающих с выхода генератора 4. Коэффициент пересчета счетчика 5 равен п. Каждое состо ние счетчика 5 сигналами с выхода дешифратора 6 обеспечивает подготовку соот40

50

55

Q

5 0

5

0

5

ветствующего индикатора 3 к высвечиванию информации от преобразовател 2 и передачу через мультиплексор 1 на преобразователь 2 информации от соответствующего источника. Сигналы, разрешающие подключение соответствующих индикаторов 3( параллельно поступают на интеграторы 7. В том случае, если врем подключени одного или нескольких индикаторов 3 превышает врем интегрировани интеграторов 7, с выхода одного или нескольких интеграторов 7 через соответствующие элементы

8разв зки сигнал нарушени работоспособности устройства поступает на пороговый элемент 9, вызыва его срабатывание , В результате элемент 10 пам ти измен ет свое состо ние и снимает разрешающий потенциал со строби- рующего входа дешифратора 6, что переводит выходы последнего в состо ние, запрещающее подключение индикаторов 3. Интеграторы 7 разр жаютс , сигнал нарушени работоспособности преобразовател снимаетс , пороговый элемент

9возвращаетс в исходное состо ние. Однако возврата элемента 10 пам ти

в исходное положение через элемент ИЛИ 11 не происходит, поскольку цепь установки в нуль элемента 10 пам ти заблокирована потенциалом с формировател 12.

Таким образом, при нарушении работы генератора 4, счетчика 5 или дешифратора 6 индикаторы 3 не выход т из стро .

Claims

Формула изобретени

Устройство дл динамического преобразовани весового кода в код сегментного индикатора, содержащее мультиплексор , первые - n-е информационные входы которого (п - число индицируемых кодов) вл ютс одноименными входами устройства, выходы мультиплексора соединены с входами преобразовател весового кода в сегментный, выходы которого подключены к соответствующим информационным входам первого n-го индикаторов, генератор импульсов , выход которого соединен с входом двоичного счетчика, выходы которого подключены к адресным входам мультиплексора и информационным входам дешифратора , выходы которого соединены с разрешающими . входами соответствующих индикаторов, отличающее516211

с тем, что, с целью повышени надежности функционировани , в устройство введены пороговый элемент, элемент пам ти, элемент ИЛИ, формирователь сигнала начальной установки, первый - n-й элементы разв зки и первый - n-й интеграторы, входы которых подключены к соответствующим выходам дешифратора , выходы интеграторов соеди- jg йены с входами одноименных элементов разв зки, выходы которых подключены

1

к входу порогового элемента, пр мой выход которого соединен с первым входом элемента пам ти, выход формировател сигнала начальной установки и инверсный выход порогового элемента подключены к входам элемента ИЛИ, выход которого соединен с вторым входом элемента пам ти, выход которого под- i ключей к стробирующему входу дешифратора .

Фиг. 2