CS200313B1

CS200313B1 - Zapojení pro řízení průchodu signálů

Info

Publication number: CS200313B1
Application number: CS823075A
Authority: CS
Inventors: Karel Bocek
Original assignee: Karel Bocek
Priority date: 1975-12-03
Filing date: 1975-12-03
Publication date: 1980-09-15

Description

Vynález se týká napojení pro řízení průchodu signálů, přednostně signálů diskrétních, a to v soustavách elektrických, pneumetickýoh, popřípadě jiných logických sítí se zvláštním zřetelem ne priority průchodu těohto signálů.

Známá zapojení řeěí uvolňování průchodu signálů, popřípadě uvolňování průchodu skupin signálů^ ze', rstupů vždy na příslušné přiřazené výstupy, přičemž teto přiřazencst je určena skladbou a zapojením logické sítě. Sasové trvání signálů na výstupech je určeno pevně časo vým pořadím a časovým trváním signálů na vstupech a výchozí volbou priorit průchodu těchto signálů.

Nedostatkem známých zapojení při syntéze složitých řídicích systémů ve výrobních linkách je pevné časové trvání signálů na výstupech, podmíněné výchozí volbou priorit a časovým pořadím a časovým trváním signálů na vstupech.

Tyto nevýhody odstraňuje zapojení pro řízení průchodu signálů, složené ze dvou signál nich vedení a z řídicího členu, jehož podstata spočívá v tom, že první vstup prvního signálního vedení se skládá z prvního záznamového vstupu představujícího zároveň záznamový vstup prvního pamětového obvodu a z prvního mazacího vstupu představujícího zároveň mazací vstup tohoto prvního pamětového obvodu, jehož výstup je spojen jednak se vstupem prvního hradla, kde výstup tohoto prvního hradla je spojen s prvním výstupem prvního signálního ve dění, a jednak s jedním vstupem řídicího členu, druhý vstup druhého signálního vedení

200 313

200 313 se skládá z druhého záznamového vstupu, představujícího zároveň záznamový vstup druhého paměťového obvodu, jehož výstup je spojen jednak se vstupem druhého hradla, kde výstup tohoto druhého hradla je spojen s druhým výstupem druhého signálního vedení, a jednak s dalěím vetupem řídicího Sienu, který se skládá z kombinačního obvodu, jehož dalěí v pořadí vstup je spojen s řídicím vstupem zapojení a jehož výstup je spojen se vstupem paměťového členu, kde první výstup tohoto paměťového členu je spojen s řídicím vetupem prvního hradla a druhý výstup tohoto paměťového členu je spojen s řídicím vstupem druhého hradla.

Výstup druhého paměťového obvodu je spojen s dalěím vstupem řídicího členu tak, že vedlejěí výstup tohoto paměťového obvodu je spojen s dalěím vstupem kombinačního obvodu.

Výstup kombinačního obvodu je spojen s druhým vstupem paměťového členu.

Předností zapojení pro řízení průchodu signálů podle vynálezu je skutečnost, že umožňuje změnu priorit a změnu časového pořadí a časového trvání signálů na výstupech v závislosti od signálů na řídicím vstupu tohoto zapojeni.

Napojení pro řízení průchodu signálů podle vynálezu je v příkladném provedení znázorněno na přiloženém výkrese.

Na výkrese Je znázorněno první signální vedení, druhé signální vedení a řídioí člen. První signální vedení se skládá z prvního vstupu S·,, z prvního výstupu Zj, propojených přes první paměťový obvod Ρ_χ a přes první hradlo spojené v kaskádě za sebou.

Druhé signální vedení se skládá z druhého vstupu Sg, z druhého výstupu Xg, propojených přes druhý pamětový obvod Pg a přes druhé hradlo Hg, spojené v kaskádě za eebou.

Řídicí člen se skládá z kombinačního ohvodu Κ_χ a z paměťového členu P^, spojených v kaskádě za sebou

První vstup 3_χ prvního signálního vedení se skládá z prvního záznamového vstupu ^P^, který představuje zároveň záznamový vstup ^Pj prvního paměťového obvodu Ρ_χ a z prvního maza o · ^L111 2 * * čího vstupu Pp který představuje zároveň mazací vstup Ρ_χ tohoto prvního pamětového obvodu Pp

Druhý vstup Sg druhého signálního vedení se skládá z druhého záznamového vstupu ^Pg,

V 1 * který představuje zároveň záznamový vatup Pg druhého pamětového obvodu Pg, a z druhého mazacího vstupu ^P₉, který představuje zároveň mazací vstup ^P-tohoto druhého paměťového obvodu P

2!

M 9 1 V

První pamětový obvod Ρ_χ má výstup < ^Pl>^a vedlejěí výstup < Ρ_χ> . Druhý pamětový obvod

O Ί r

Pg má výstup < Pg > a vedlejěí výstup < Pg) . První hradlo Η_χ má vstup h^ řídicí vstup ίί_χ a výstup <^H1> . Druhé hradlo Hg má vstup hg, řídicí vstup Jfg, a výetup < Hg > .

Spojení prvního paměťového obvodu Ρ_χ a prvního hradla Η_χ v kaskádě za sebou je takové, že výstup < Ρ_χ > tohoto prvního pamějjového obvodu P_2|je spojen se vstupem h^ prvního hradla Hj, jehož výstup <Η_χ> je spojen s prvním výstupem Z^ prvního signálního vedení.

Spojení druhého paměťového obvodu Pg a druhého hradla Hg v kaskádě za sebou je takové, že výstup < Pg > tohoto druhého pamětového obvodu Pg je spojen se vstupem hg druhého hradla Hg, jehož výetup <Hg> je spojen a druhým výstupem Xg druhého signálního vedení.

200 313

2 1 Vstupy kj, kj kombinačního obvodu jsou spojeny s výstupy < < Pg >

prvního paměťového obvodu P·^ a druhého paměťového obvodu Pg tak, že jeden vstup ^k^ «Μ» tohoto kombinačního obvodu Kj je spojen s výstupem < Pj > prvníhe paměťového obvodu Pp dalří vatup tohoto kombinačního obvodu je spojen s vedlejším výstupem < ^Pg > druhého paměťového obvodu Pg. Dalěí v pořadí vatup tohoto kombinačního obvodu je spojen s řídicím vstupem R zapojení.

Vystup 4 / kombinačního obvodu K·^ je spojen a druhým vstupem P_ paměťového členu “ ^{11 J} 2

P- tak, že je spojen s jedním elementárním vstupem tohoto druhého vstupu P~.

—1 2 ™ *

Výstupy < P^ > , < P^ > pemětového členu P, jeou spojeny s řídicími vstupy % pUg hradel H., H„ tak, že první výstup 4 tohoto pemětového členu P, je epojen s řídicím vstupem prvního hradla H^, druhý výstup t > tohoto pamětového členu P^ je spojen s řídicím vstupem 9tg druhého hradla Hg.

Funkce zapojení pro řízení průchodu signálů v příkladném provedení podle výkresu je taková, že ee pomocí signálu zvolené logické hodnoty na řídicím vstupu R zapojení uvolňuje průchod logických signálů přes první signální vedení nebo přes druhé signální vedení.

Bez újmy na obecnosti řešení se předpokládá, že vstupní signál, který prochází přes první signální vedení, je definován a časově vymezen prvním záznamovým signálem na prvním záznamovém vstupu Pj a prvním mazacím signálem na jednom mazacím vstupu Pp vstupní signál, který prochází přes druhé signální vedení je definován a časově vymezen druhým záznamovým signálem na druhém záznamovém vstupu ^Pg, ^e druhý¹¹¹ mazacím signálem na druhém maza2 ““ cim vstupu Pg.

První pamětový obvod Pp popřípadě druhý paměťový obvod Pg představuje paměť pro záznam a mazání, dvojkovou pamět, klopný obvod a podobně. Stav po příchodu signálu na záznamový vstup Ipp popřípadě na záznamový vstup ^Pg, ^do příchodu signálu na mazací vstup ^Ρ^ se považuje za vybuzený stav prvního pamětového obvodu Pp popřípadě druhého paměťového obvodu P , který trvá až do příchodu signálu na mazací vstup ²P., popřípadě na mazací vstup Pg.

Ve vybuzeném stavu prvního paměťového obvodu Pp popřípadě druhého pamětového obvodu Pg je přítomen signál na výstupu < Ρχ >, popřípadě na výstupu 4 Pg , na vedlejším vystupu < Pj> , popřípadě na vedlejším výstupu < Pg> je signál nepřítomen.

Jako první hradlo Hp popřípadě druhé hradlo Hg se uvažuje takový logický kombinační obvod se vstupem, s výstupem a s řídicím vstupem, že signál zvolené logické hodnoty na řídicím vstupu 3£p popřípadě na řídicím vstupu jftg uvolňuje průchod signálu ze vstupu h^ na výstup < > popřípadě ze vstupu hg na výstup < Hg> .

Jako kombinační obvod se uvažuje přednostně obvod logického součinu, dále obvod — „ 123 logického součtu s negaci a podobné, vztaženo na vstupy kp kp kp

Jako paměťový člen P, se uvažuje takový logický sekvenční obvod, kde signál zvolené logické hodnoty přivedený na prvni vstup P, způsobuje vybuzení signálu na prvním výstupu

2 <ⁱP₃ Λ , trvajícího až do přivedení signálu na druhý vstup P«, který způsobuje vybuzení ^{1 1} 2 ’ * 2 signálu na druhém výstupu < P^ > a zánik signálu na prvním výstupu < P^ > tohoto paměťového členu.

200 313

Pro jednoduchost ee předpokládá, že signál na prvním vstupu ^P^ a ne druhém vstupu

2p, paměťového členu P, * - - , , ^ť 3 se časové nepřekrývají·

Souhrnná funkce zapojení pro řízena', průchodu signálů je zřejmá z těchto konkrétních logických stavů :

Ve výchozím stavu se předpokládá přítomnost vstupního signálu na prvním vstupu S^, jehož začátek je časově vymezen záznamovým signálem na prvním záznemovém vstupu '^Aento stav se projevuje jako vybuzení prvního paměťového obvodu P^ a přítomnost signálu na výstu2 pu < Ρ^ > , tedy i na vstupu hj prvního hradla H^.

Při takovém stavu paměťového členu P, kdy na prvním výstupu 4 > je přítomen sig-2’ — ,2.

nál, způsobuje tento signál na řídicím vstupuXj prvního hradle uvolnění průchodu ze vstupu hj na výstup <Hj >, a tedy na první výstup X^ prvního signálního vedení.

•‘‘ři opačném stavu tohoto pamětového členu P^ je průchod prvního hradla H^, a tedy i současně průchod prvního signálního vedení uzavřen.

^rři nevybuzeném stavu prvního paměťového obvodu P^ vzniká při vybuzení druhého parnětae» w *3 v ťového obvodu Pg následující průběh signálů: na výstupu < > prvního pamětového obvodu

Py je nulový logický signál, na vedlejěím výstupu < P_g > druhého pamětového obvodu Pg je nulový logický signál. ^fři použití kombinačního obvodu s funkcí logického součtu s negaoí vzniká součin těchto nulových logických signálů jnko jedničkový logický signál na výstupu tohoto obvodu Ky, který způsobuje překlopení paměťového členu Py tak, že se uvolňuje průchod druhého hradla Hg a tedy souhrnně průchod druhého signálního vedení. ířitom se předpokládalo nulový logický signál na řídicím vstupu R zapojení a tedy na dalěím v pořadí vstupu \y kombinačního obvodu Ky. Je zřejmé, že přivedením jedničkového logického signálu na tento řídicí vstup R zapojení se vliv kombinačního obvodu Ky na paměťový člen Py neuplatňuje. ^růchod prvního signálního vedení a druhého signálního vedení je v tomto případě určen pouze předchozím stavem paměťového členu Py.

Odliěnými logickými signály na řídicím vstupu R zapojení se uplatňuje přechodně priorita druhého signálního vedení oproti prvnímu signálnímu vedení tak, že například jedničkový logický signál na druhém vstupu Sg si vynucuje uvolnění průchodu, bez ohledu na předchozí stav pamětového členu Py, po dobu působení logického eignálu na tomto řídicím vstupu.

Dalěí uplatnění zapocení pro řízení průchodu signálů podle vynálezu záleží v tom, že řídicí vstup R zapojení je vícenásobný a skládá se z několika elementárních řídicích vstupů zapojení, a dále řídicí člen se skládá z několika kombinačních obvodů a z několika paměťových členů, spojených v kaskádě za sebou, kde vstupy těchto kombinačních obvodů jsou spojeny s elementárními řídicími vstupy řídicího vstupu R zapojení a výstupy těchto paměťových členů Jsou spojeny s řídicími vstupy hradel jednotlivých signálních vedení.

Předností tohoto uplatnění Je skutečnost, že pouhými řídicými signály lze zcela libovolně měnit priority průchodu signálů jednotlivými signálními vedeními ze vstupů na podřízené výstupy. Tak například působením logiokého signálu na řídicím vstupu lze přechodně po dobu tohoto působení přiřadit nadřazenou prioritu signálního vedení nad prvním signálním vedením a podobně. Předností je dále jednoduchost řeěení, která spočívá v tom, že pomocí e1>mentárních logických obvodů se realizují velmi dožité logické funkce, obsahující prio5

200 313 rity závislé jednak na řídicích signálech, jednak na průchodu vstupních signálů samotných. Uplatnění zapojení pro řízení průchodu signálů podle vynálezu se týká syntézy složitých číslicových obvodů, zejména v oblasti jednoúčelových řídicích soustav výrobních procesů.

PŘEDMSt VYNÁLEZU

Claims

PŘEDMSt VYNÁLEZU

1. Zapojení pro řízení průchodu signálů, složené ze dvou signálních vedení a z řídicího členu, vyznačené tím, že první vstup (Sy) prvního signálního vedení se skládá z prvního záznamového vstupu ( Py) představujícího zároveň záznamový vstup ( Py) prvního pamětovéO . v ho obvodu (Py) a z druhého mazacího ‘-upu (‘T?·. ) pledctavujícího zároveň mazací vstup ( Pj) tohoto prvního pamětového obvodu (Vp, jehož výstup ( < Py > ) Je spojen Jednak se vstupem (hy) prvního hradla (Hy), kde výstup ( < Hy > ) tohoto prvního hradla (H^) je spojen s prvním výstupem (Xy) prvního signálního vedení, a jednak s jedním vstupem (^ky) řídicího členu, druhý vstup (Sg) druhého signálního vedení se skládá z druhého záznamového vstupu (¹Pg) představujícího zároveň záznamový vatup (^Pg) druhého pamětového obvodu (Pg) a z druhého mazacího vstupu (“?,) představujícího zároveň mazací vstup ( Pg) tohoto • 2 druhého pamětového obvodu (Pg), jehož výstup ( < Pg > ) je spojen jedna se vstupem (hg) druhého hradla (Hg), kde výstup ( < Hg > ) tohoto druhého hradla (Hg) je spojen s druhým výstupem (Xg) druhého signálního vedení, β jednak s dalším vstupem ( ky) řídicího členu, který se skládá z kombinačního obvodu (Hp, jehož další v pořadí vstup ^kjje spojen e řídicím vstupem (R) zapojení, a jehož výstup ( <Ky> ) je spojen se vstupem ( P,) pamětového členu (Pni, kde první výstup ( < P,> ) tohoto pamětového * 2 členu (Pp je spojen s řídicím vstupem (Iřy) prvního hradla a druhý výstup ( < Pp ) tohoto pamětového členu (P^) je spojen s řídicím vstupem (flřg) druhého hradla.
2. zapojení podle bodu 1, vyznačené tím, že výstup druhého pamětového obvodu (Pg) je spojen s dalším vstupem řídicího členu tak, že vedlejší výstup (<^?g> ) tohoto pamětového obvodu (Pg) jt spojen s dalším vstupem ( ky) kombinačního obvodu (Ky).
3. ^opojení podle bodu 1, vyznačené tím, že výstup ( < Ky > ) kombinačního obvodu (Ky) je spojen e druhým vstupem ( Py) pamětového členu (P^).

1 výkres