CS201592B1 - Zapojení pro uvolňování průchodu signálů - Google Patents

Description

Vynález se týká zapojení pro uvolňování průchodu signálů, zejména signálů diskrétních, a to v soustavách elektrických, pneumatických, popřípadě hydraulických logických sítí se zvláštním zřetelem na časové pořadí průchodu těchto signálů a na časovou opakovatelnost těchto signálů.

Známé zapojení řeší uvolňování průchodu signálů, popřípadě uvolňování průchodu skupin signálů ze vstupů vždy na příslušné přiřazené výstupy, přičemž tato přiřazenost je určena skladbou a zapojením logické sítě. Časové trvání signálů na výstupech je určeno přesně časovým pořadím a časovým trváním signálů na vstupech.

Nedostatkem známých zapojení při syntéze řídicích automatů ve výrobních linkách je pevné časové trvání signálů na výstupech, podmíněné časovým pořadím a časovým trváním signálů na vstupech.

Tyto nevýhody odstraňuje zapojení pro uvolňování průchodu signálů podle vynálezu, jehož podstata spočívá v tom, že první vstup zapojení je spojen se vstupem prvního hradlovacího obvodu, jehož výstup je spojen jednak s prvním výstupem zapojení, a jednak se vstupem třetího hradla, druhý vstup zapojení je spojen se vstupem druhého hradlovacího obvodu, jehož výstup je spojen jednak s druhým výstupem zapojení, a jednak s prvním vstupem paměťového obvodu, první vedlejší vstup zapojení je spojen se vstupem prvního hradla, jehož výstup je spojen s druhým vstupem paměťového obvodu, druhý vedlejší vstup zapojení je spojen se vstupem druhého hradla, jehož výstup je spojen s prvním vstupem paměťového obvodu, výstup třetího hradla je spojen s druhým vstupem paměťového obvodu, přičemž první výstup paměťového obvodu je spojen s řídicím vstupem prvního hradlovacího obvodu, a druhý výstup paměťového obvodu je spojen s řídicím vstupem druhého hradlovacího obvodu.

Předností zapojení podle vynálezu je skutečnost, že' umožňuje uvolnění průchodu signálu, popřípadě skupin signálů z prvního vstupu na první výstup, z druhého vstupu na druhý výstup zapojení, a to kombinovaně podle časového pořadí vzniku těchto signálů a časové opakovatelnosti těchto signálů, a podle nastavení počáteční průchodnosti signálních vedení pomocí logických signálů na vedlejších vstupech zapojení a na řídicích vstupech hradel, jakož i zrněny průchodnosti signály prošlými z těchto vstupů vždy na pevně přiřazený výstup.

Další předností je určení výchozího stavu, a to pomocí signálů na řídicích vstupech jed201592 noho.hradla a druhého hradla, se zvláštním zřetelem na možnost odběru těchto signálů z čidel, například ve výrobní lince s automatizovaným řízením výroby, popřípadě s automatizovaným řízením zvolených výrobních operací.

Zapojení podle vynálezu je v příkladném provedení znázorněno na přiloženém výkrese, kde na obr. 1 je znázorněno principiální zapojení, a na obr. 2 je znázorněno další rozvinuté zapojení s vícenásobnými vstupy použitých logických prvků.

Na obr. 1 je znázorněn první vstup Sa zapojení spojený se vstupem a hradlovacího obvodu A, jehož výstup je spojen s prvním výstupem X zapojení. Druhý vstup S_D zapojení je spojen se vstupem d druhého hradlovacího obvodu D, jehož výstup je spojen s druhým výstupem Y zapojení. Dále je na obr. 1 znázorněno první hradlo H_t se vstupem Ηχ, s výstupem, s řídicím vstupem κι, druhé hradlo H₂ se vstupem h₂, s výstupem, s řídícím vstupem x₂, třetí hradlo H₃ se vstupem h₃, s výstupem, s řídicím vstupem κ& paměťový obvod P s prvním vstupem ρχ, s druhým vstupem p₂, s prvním výstupem P₁₍ s druhým výstupem P₂. První vstup ρχ paměťového obvodu P je vícenásobný a skládá se z jednoho elementárního vstupu ^Jpi a z druhého elementárního vstupu 2ρι tohoto prvního vstupu, druhý vstup tohoto paměťového obvodu p2 je vícenásobný a skládá se z prvního elementárního vstupu ^Jp2 a z druhého elementárního vstupu 2p₂ tohoto druhého vstupu P2·

Výstup prvního hradlovacího obvodu A je dále spojen se vstupem h₃ třetího hradla H₃, jehož výstup je spojen s druhým vstupem p₂ paměťového obvodu P tak, že je spojen s druhým elementárním vstupem ²p₂ tohoto vstupu p₂. Výstup druhého hradlovacího obvodu D je spojen s prvním vstupem ρχ paměťového obvodu í* tak, že je spojen s druhým elementárním vstupem ²ρχ tohoto prvního vstupu Pi

Výstup prvního hradla Ηχ je spojen s druhým vstupem p₂ paměťového obvodu P tak, že je spojen s prvním elementárním vstupem *p₂ tohoto druhého vstupu p₂. Výstup druhého hradla H₂ je spojen s prvním vstupem ρχ paměťového obvodu Ρχ tak, že je spojen s prvním elementárním vstupem ^ápx tohoto prvního vstupu ρχ.

Výstupy P₁₍ P₂ paměťového obvodu P jsou spojeny s řídicími vstupy a, δ hradlovacích obvodů A, D tak, že první výstup Ρχ tohoto paměťového obvodu P je spojen s řídicím vstupem a prvního hradlovacího obvodu A, druhý výstup P₂ tohoto paměťového obvodu P je spojen s řídicím vstupem S druhého hradlovacího obvodu D.

Jako hradlovací obvod se uvažuje kombinační logický obvod se vstupem, popřípadě s vícenásobným vstupem, s výstupem, popřípadě s vícenásobným výstupem, s řídicím vstupem popřípadě s řídicím vícenásobným vstupem, kde signál zvolené logické úrovně na řídicím vstupu, popřípadě na vícenásobném řídicím vstupu uvolňuje průchod tohoto hradlovacího obvodu pro signály ze vstupu na výstup tohoto hradlovacího obvodu. V nejjednodušším případě se jedná například o logický obvod s funkcí logického součinu, vztaženo na vstup a na řídicí vstup.

Obdobně jako hradlo se uvažuje kombinační logický obvod s funkcí logického součinu, vztaženo na vstup a na řídicí vstup.

Jako paměťový obvod se uvažuje sekvenční logický obvod, například dvojková paměť, realizovaná s výhodou jako klopný obvod se symetrickým uspořádáním vzhledem k jednomu vstupu a k druhému vstupu.

Při použití obvodů s vícenásobnými vstupy se jedná o-jednoduchou logickou vazbu mezi jednotlivými elementárními vstupy, například logický součet, logický součin a podobně.

Tak například pro logický součet platný pro jeden elementární vstup druhý elementární vstup 2pi prvního vstupu ρχ paměťového obvodu P se překlápění tohoto paměťového obvodu děje buďto působením signálu z výstupu druhého hradlovacího obvodu D na druhý elementární vstup ^»1, anebo působením signálu z výstupu druhého hradla H₂ na první elementární vstup *ρχ tohoto prvhího vstupu Ρχ.

Funkce zapojení pro uvolňování průchodu signálů podle obr. 1 je taková, že na první vstup S_A a druhý vstup S_D přicházejí signály V pravidelných časových intervalech. Průchod těchto signálů přes první hradlovací obvod A na první výstup X zapojení a přes druhý hradlovací obvod D na druhý výstup Y zapojení je závislý od signálů na řídicích vstupech a, 5, a tedy od signálů na výstupech Ρχ, P₂ paměťového obvodu P.

Při takovém výchozím stavu tohoto paměťového obvodu P, kdy na prvním výstupu Ρχ je přítomen signál, na druhém výstupu P₂ není přítomen signál, je průchod prvního hradlovacího obvodu A pro signál z prvního vstupu Sa na první výstup X zapojení uvolněn.

Předpokládá se taková funkce hradlovacího obvodu A, D, popřípadě hradel Ηχ, H₂, H₃, že signál na řídicím vstupu α, δ, popřípadě na řídicím vstupu κι, κ%, κ₃, otevírá průchod těchto hradlovacích obvodů, popřípadě těchto hradel.

Signál, který přešel přes první hradlovací obvod A na jeho výstup přechází dále na vstup h₃ třetího hradla H₃. Při působení signálu na řídicím vstupu κ₃ tohoto hradla přechází signál na jeho výstup a dále na druhý vstup p₂ paměťového obvodu P, a způsobuje jeho překlopení a přechod do takového stavu, kdy na prvním výstupu Ρχ není přítomen signál, čímž se průchod prvního hradlovacího obvodu A uzavírá, a na druhém výstupu P₂ je přítomen signál, čímž se průchod druhého hradlovacího obvodu D otevírá.

Další časový průběh signálů je takový, že signál na druhém vstupu S_D přechází přes druhý hradlovací obvod D na jeho výstup a na druhý výstup Y zapojení.

Při nepůsobení signálu na řídicím vstupu κ₃ třetího hradla H₃ nepřechází signál z výstupu prvního hradlovacího obvodu A a na druhý vstup P2 paměťového obvodu P, stav signálů na výstupu tohoto paměťového obvodu, se nemění, nemění se tedy ani signály na řídicích vstupech α, δ hradlovacích obvodů A, D. Signály z prvního vstupu Sa přecházejí pravidelně přes první hradlovací obvqd A na jeho výstup a na první výstup X zapojení.

Signál, který přešel přes druhý hradlovací obvod D na jeho výstup přechází dále na první vstup pí paměťového obvodu P a způsobuje takový stav signálů na jeho výstupech, že na prvním výstupu P_t je přítomen signál, který přechází na řídicí vstup a prvního hradlovacího obvodu A a otevírá jeho průchod, na druhém výstupu < P₂ > není přítomen signál, čímž se průchod druhého hradlovacího obvodu D uzavírá.

Funkce prvního hradla H_t a druhého hradla H₂ v návaznosti na paměťový obvod P je taková, že v závislosti od signálů na řídicích vstupech x-i, x₂ těchto hradel se určuje například výchozí stav tohoto paměťového obvodu P.

Při působení signálu na řídicím vstupu jq prvního hradla II) přechází signál z prvního vedlejšího vstupu Zj zapojení na vstup h| prvního hradla H| a na jeho výstup a na druhý vstup p₂ paměťového obvodu P. Při působení signálu na řídicím vstupu κ₂ druhého hradla H₂ přechází signál z druhého vedlejšího vstupu Z₂ zapojení na vstup h₂ druhého hradla H₂ a na jeho výstup, a na první vstup p₁ paměťového obvodu P.

Změnou logické hodnoty signálu na vstupu h_b na řídicím vstupu x_t jednoho hradla H_b změnou logické hodnoty signálu na vstupu h₂, na řídicím vstupu κ₂ druhého hradla H₂, popřípadě změnou logické hodnoty signálu na řídicím vstupu κ₃ třetího hradla H₃ se mění chování zapojení jako celku. Některé z těchto změn se dosáhne pomocí přepínače, například na dálku, změnou stavu čidel ve výrobní lince a podobně.

Tak například při otevřeném stavu třetího hradla H₃ následuje po průchodu signálu ze vstupu Sa na výstup X průchod signálu z vedlejšího vstupu S_D na vedlejší výstup Y.

Při otevřeném stavu jednoho hradla Ηχ přechází signál z jeho vstupu h| na jeho výstup a dále na jeden elementární vstup ¹p₂ druhého vstupu p₂ paměťového obvodu P a určuje například jeho výchozí stav.

Další uplatnění zapojení pro řízení průchodu signálů podle vynálezu je takové, obr. 2, že první vstup Sa zapojení je vícenásobný a skládá se z prvního elementárního vstupu ^Sa, i druhého elementárního vstupu ²Sa, popřípadě z dalšího elementárního vstupu tohoto prvního vstupu Sa zapojení, první výstup X zapojení je vícenásobný a skládá se z prvního elementárního výstupu X_b z druhého elementárního výstupu X₂, popřípadě z dalšího elementárního výstupu tohoto prvního výstupu X zapojení, první hradlovací obvod A je vícenásobný a skládá se z prvního elementárního hradlovacího obvodu A_b z druhého elementárního hradlovacího obvodu A₂, popřípadě z dalšího elementárního hradlovacího obvodu tohoto prvního hradlovacího obvodu A, kde první elementární vstup ^ASA je spojen se vstupem prvního elementárního hradlovacího obvodu Ab jehož výstup je spojen s j prvním elementárním výstupem Xb druhý elementární vstup ²SA je spojen se vstupém a₂ druhého elementárního hradlovacího obvodu A₂, jehož výstup je spojen s druhým elementárním výstupem X₂, další elementární vstup je spojen se vstupem dalšího elementárního hradlovacího obvodu, jehož výstup je spojen s dalším elementárním výstupem prvního výstupu X zapojení.

První výstup Pi paměťového obvodu P je spojen s řídicími vstupy a_b a₂ elementárních hradlóvacích obvodů tak, že je spojen s prvním elementárním vstupem řídicího vstupu aj prvního elementárního hradlovacího obvodu A_b s prvním elementárním vstupem *a₂ řídicího vstupu a₂ druhého elementárního hradlovacího obvodu A₂, popřípadě s prvním elementárním vstupem řídicího vstupu dalšího elementárního hradlovacího obvodu.

Výstupy elementárních hradlovacích obvodů Ai, A₂ jsou spojeny s elementárními vstupy ¹h3) ²h3 vstupu h₃ třetího hradla H₃.

Pro elementární hradlovací obvody Ai, A₂ s vícenásobnými řídicími vstupy a_b a₂ složenými z prvního elementárního řídicího vstupu ^i, ^2, z druhého elementárního řídícího Vstupu ²αι, ²a2, popřípladě z třetího elementárního řídicího vstupu ³αγ. ³a2, případně z dalšího elementárního řídicího vstupu, se k těmto elementárním řídicím vstupům připojují vý¹stupy přídavných paměťových Obvodů.

Tak například při dvojnásobném vstupu prvním S_A zapojení, dvojnásobném prvním výstupu X zapojení, dvojnásobném hradlovacím obvodu A, obr. 2, lze pomocí jednoho přídavného paměťového obvodu uvolňovat průchod signálů z prvního elementárního vstupu !S_a prvního vstupu S_A zapojení na první elementární vstup Χχ prvního výstupu X zapojení, a uzavírat průchod signálu z druhého elementárního vstupu ²S_A prvního vstupu S_A zapojení na druhý elementární výstup X₂ prvního výstupu X zapojení, a naopak, a to pouhým překlopením a změnou stavu tohoto přídavného paměťového obvodu.

Uplatnění zapojení pro uvolňování průchodu signálů podle vynálezu je zejména v oblasti syntézy složitých logických obvodů řídicích soustav. Bezprostřední uplatnění je například ve výrobních linkách, kde se jedná o uvolnění průchodu řídicích signálů se zvláštním zřetelem na časové pořadí průchodu těchto signálů a na časovou opakovatelnost těchto signálů.

Předností tohoto uplatnění je zejména jednoduchost, přehlednost a snadná realizovatel-

Claims (2)

1. Zapojení pro uvolňování průchodu signálů, vyznačené tím, že první vstup (S_A) je spojen se vstupem (a) prvního hradlovacího obvodu (A), jehož výstup je spojen jednak s prvním výstupem (x) a jednak se vstupem (h₃) třetího hradla (H₃), druhý vstup (S_D) zapojení je spojen se vstupem (d) druhého hradlovacího obvodu (D), jehož výstup je spojen jednak s druhým výstupem (Y) a jednak s prvním vstupem (pi) paměťového obvodu (P), první vedlejší vstup (Zi) je spojen se vstupem (1¾) prvního hradla (Hj), jehož výstup je spojen s druhým vstupem (P2) paměťového obvodu (P), druhý vedlejší vstup (Z₂) je spojen se vstupem (h₂) druhého hradla (H₂), jehož výstup je spojen s prvním vstupem (pi) paměťového obvodu (P), výstup třetího hradla (H₃) je spojen s druhým vstupem (p₂) paměťového obvodu (P), přičemž první výstup (P|) paměťového obvodu (P) je spojen s řídicím vstupem (a) prvního hradlovacího obvodu (A), a druhý výstup (P₂) paměťového obvodu (P) je spojen s řídicím vstupem (á) druhého hradlovacího obvodu (D).

nost, bez nároků na složité a drahé universální řídicí systémy z oblasti číslicové výpočetní techniky.

VYNÁLEZU

2. Zapojení podle bodu 1, vyznačené tím, že první elementární vstup ^Sa) prvního vstupu (S_A) zapojení je spojen se vstupem (ai) prvního elementárního hradlovacího obvodu (AJ, jehož výstup je spojen jednak s prvním elementárním výstupem (XJ prvního výstupu (X) zapojení a jednak s prvním elementárním vstupem (¹h3) třetího hradla (H3), druhý elementární vstup (²Sa) prvního vstupu (SA) zapojení je spojen se vstupem (a₂) druhého elementárního hradlovacího obvodu (A₂), jehož výstup je spojen jednak s druhým elementárním výstupem (X₂) prvního výstupu (X) zapojení a jednak s druhým elementárním vstupem (²h₃) třetího hradla (H₃), přičemž první výstup (< P_t >) paměťového obvodu (P) je spojen jednak s řídicím vstupem (^Jaj prvního elementárního hradlovacího obvodu (AJ a jednak s řídicím vstupem druhého elementárního hradlovacího obvodu (AJ.