CS196807B1 - Zapojení pro sdružování řídicích signálů - Google Patents

Description

Vynálezse týká zapojení pro sdružování řídicích signálů v oblasti logických sítí pro řízení dvoupolohových prvků, například pneumatických, popřípadě hydraulických pístových motorů a podobně.

Známé zapojení mají tu vlastnost, že při nepatrném selhání některé částí logické sítě mohou vyslat současně dva protichůdné řídicí signály, což mé často za následek poruchu zařízení, popřípadě postavení v neurčitém stavu, setrvání v nežádoucím stavu a podobně. Nevýhodou známých zapojení je déle nedostatek stabilizace jednoho stavu, například klidového stavu pístového motoru a podobně.

Tyto nevýhody odstraňuje zapojení pro sdružování řídicích signálů, složené nejméně z jednoho signálního vedení, podle vynálezu, jehož podstata spočívá v tom, že první vstup prvního signálního vedení je spojen jednak se vstupem prvního časového obvodu a jednak se vstupem prvního časového členu, kde výstup prvního časového obvodu je spojen β jedním vstupem prvního kombinačního logického obvodu a výetup prvního časového členu je spojen s druhým vstupem prvního kombinačního logického obvodu, jehož výstup představuje zároveň výstup prvního signálního vedení, výstup prvního časového obvodu je déle spojen s jedním vstupem prvního přídavného logického obvodu, jehož výstup představuje zároveň první přídavný výstup zapojeni, výstup prvního časového členu je dále spojen s jedním vstupem druhého přídavného logického obvodu, jehož výstup představuje zároveň druhý přídavný výstup zapojení, přičemž výstup prvního přídavného logického obvodu je spojen se vstupem prvního hradla, vý196807 stup druhého přídavného logického obvodu je spojen ee vstupem druhého hradla, kde výstup prvního hradla je spojen s řídicím vstupem druhého hradla, a výstup druhého hradla je spojen s řídicím vstupem prvního hradla.

První časový člen je tvořen sériovou kombinací prvního dílčího časového členu a druhého dílčího časového členu.

Předností zapojení pro sdružování řídicích signálů podle vynálezu je skutečnost, že umožňuje účelné sdružování řídicích signálů do jednotlivých signálních vedení, jehož výsledkem je zamezení současného vyslání řídicích signálů vyvolávajících protichůdné pracovní funkce. Další předností je stabilizace jednoho zvoleného stavu, například klidového stavu pístového motoru, možnost zásahu do řídicí soustavy, například na některý vstup přídavného logického obvodu při ukončení pracovního cyklu, a tím přechod všech řízených prvků do předem stanoveného postavení.

Předností je déle jednoduchost zapojení, projevující ae zejména při větších délkách spojovacího vedení mezi logickou sítí a řízeným objektem.

Zapojení pro sdružování řídicích signálů podle vynálezu je v příkladném provedení znázorněno na přiloženém výkrese, kde obr. 1 znázorňuje základní schéma zapojení, složené z N signálních vedení, obr. 2 znázorňuje přídavný blokovací obvod a obr. 3 znázorňuje možnost dalšího rozšíření základního zapojení.

Na obr. 1 je znázorněno první signální vedení složené z prvního vst.upu spojeného se vstupem a^ prvního časového obvodu a se vstupem b^ prvního časového členu B_lf kde výstup tohoto časového obvodu je spojen s jedním vstupem prvního kombinačního logického obvodu C^, a výstup tohoto časového členu je spojen s druhým vstupem ²c. prvního kombinačZi ního logického obvodu C-^, jehož výstup Z₁ představuje zároveň první výstup tohoto signálního vedení, je znázorněno druhé signální vedení složené z druhého vstupu S₂ spojeného se vstupem a₂ druhého časového obvodu A₂ a se vstupem b₂ druhého časového členu B₂, kde výstup X₂ tohoto časového obvodu je spojen s jednom vstupem \₂ druhého kombinačního logického obvodu C₂, a výstup ?₂ tohoto časového členu je spojen s druhým vstupem ²e₂ druhého kombinačního logického obvodu C₂, jehož výstup Z₂ představuje zároveň druhý výstup tohoto signálního vedení, je znázorněno případné spojeného se vstupem dalšího časového členu

B.p kde výstup Xj tohoto časového obvodu je spojen s jedním vstupem ^c dalšího kombinačního logického obvodu C₇, a výstup Y další signální vedení zložené z dalšího vstupu li dalšího časového obvodu A^ a se vstupem bj tohoto časového členu je spojen s druhým vstupem dalšího kombinačního logického obvodu , jehož výstup představuje zároveň další výstup tohoto signálního vedení, a je znázorněno popřípadě další v pořadí signální vedení složené z dalšího v pořadí vstupu 3^ spojeného se vstupem dalšího v pořadí časového obvodu A_n a se vstupem bjj dalšího v pořadí časového členu B^, kde výstup X_N tohoto časového obvodu je spojen s jedním vstupem dalšího v pořadí kombinačního logického obvodu Cjj , ^a výstup Y^ tohoto časového 2 — * ^—“ členu je spojen s druhým vstupem Cjj dalšího v poradí kombinačního logického obvodu C^, jehož výstup představuje zároveň dalSí v pořadí výstup tohoto signálního vedení.

Výstup Xy jednoho časového obvodu Ay je dále spojen a jedním vstupem ey jednoho přídavného logického obvodu E, výstup X₂ druhého časového obvodu Ag je dále spojen s druhým vstupem e₂ tohoto přídavného logického obvodu, výstup dalšího časového obvodu Ay je dále spojen s dalším vstupem etohoto přídavného logického obvodu, výstup Xjj dalšího v pořadí časového obvodu A_N je dále spojen s dalším v pořadí vstupem e_N tohoto přídavného logického obvodu, jehož výstup K představuje zároveň jeden přídavný výstup zapojení.

Výstup Yy jednoho časového členu By je dále spojen s jedním vstupem fy druhého přídavného logického obvodu F, výstup Y₂ druhého časového členu B- je dále spojen s druhým vstupem f₉ tohoto přídavného logického obvodu, výstup Yy dalšího časového členu B-, je dále spojen s dalším vstupem fy tohoto přídavného logického obvodu, výstup Y^ dalšího v poradí časového členu B^ je déle spojen s dalším v poradí vstupem f^ tohoto přídavného logického, obvodu, jehož výstup Xj představuje zároveB druhý přidav ný výstup zapojení.

Na obr. 2 je znázorněn přídavný blokovací obvod spojený s jedním přídavným logickým obvodem E a s druhým přídavným logickým obvodem F tak, . že výstup K tohoto jednoho přídavného logického obvodu je spojen se vstupem g jednoho hradla G, jehož výstup P je spojen s jedním výstupem přídavného blokovacího obvodu JJ, a výstup L tohoto druhého přídavného logického obvodu je spojen se vstupem & druhého hradla H, jehož výstup R je spojen β druhým výstupem přídavného blokovacího obvodu y, přičemž výstup P hradla G je dále spojen s řídicím vstupem % druhého hradla H, a výstup R hradla H je dále spojen s řídicím vstupem T jedněho hradla G.

Na obr. 3 je znázorněna možnost dalšího rozšíření základního zapojení.

Obecně i-tý časový člen B^, kde i=l, 2, 3, ..., N se skládá z jednoho l”“ 2 dílčího časového členu B^ a z druhého dílčího časového členu B^, spoje.. 1 ných v kaskádě za sebou tak, že výstup Y^ jednoho dílčího časového členu ^ΧΒ| je spojen se vstupem bj druhého dílčího časového členu »£, pri 1 1 v —— čemž vstup jednoho dílčího časového členu představuje vstup

2 “* časového členu B^, a výstup Y^ druhého dílčího časového členu B^ představuje výstup Y^ časového členu B^.

Po funkční stránce je zapojení podle vynálezu určeno především pro zpracování hladinových signálů. Začátek signálu na vstupu časového obvodu způsobuje vybuzení signálu na jeho výstupu po dobu předem nastaveného časového intervalu, například pomocí RC členu. Konec signálu na vstupu časového členu způsobuje vybuzení signálu na jeho výstupu po dobu předem nastaveného časového intervalu, stejné nebo odlišné délky než je časový interval trvání signálu na výstupu časového obvodu.

Jako kombinační logický obvod se uvažuje přednostně obvod s funkcí logického součtu. Jako přídavný logický obvod se uvažuje přednostně taktéž obvod s funkcí logického součtu.

Jako jeden dílčí časový člen se uvažuje obvod prodlužující časové trvání vstupního signálu, jako druhý dílčí časový člen se uvažuje obvod stejných vlastností jak uvedeno shora u časového členu.

Jako hradlo se uvažuje logický obvod se vstupem, s výstupem, s řídicím vstupem, kde signál na řídicím vetupu uzavírá průchod signálu ze vetupu na výstup. Výchozím požadavkem základní funkce zapojeni podle vynálezu je předpoklad, že signály na vstupech zapojení se časově nepřekrývají. Vznik signálu, například na jednom vstupu zapojení S„ způsobuje vybuzení signálu na výstupu X^ jednoho časového obvodu po dobu předem nastaveného časového intervalu. Zánik tohoto signálu na jednom vstupu zapojení způsobuje vybuzení signálu na výstupu Y^ jednoho časového členu po dobu předem nastaveného časového intervalu.

Signál na výstupu X^ jednoho časového obvodu A^ přechází na jeden vstup jednoho kombinačního logického obvodu a na jeden vstup jednoho přídavného logického obvodu E. Signál na výstupu X, jednoho časového členu By přechází na druhý vstup Cy jednoho kombinačního logického obvodu Cy a na jeden vstup fy druhého přídavného logického obvocu P.

Při součtové logické funkci jednoho kombinačního logického obvodu Cy je na výstupu Z„ tohoto obvodu signál po dobu působení signálu na výstupu

- 5 196807

X^ jednoho časového obvodu A^ a po dobu působení signálu na výstupu Y^ jednoho časového členu B^.

Obdobně například vznik signálu na dalším vstupu S zapojení způsobuje po dobu předem nastaveného časového intervalu. Zánik tohoto signálu na dalším vstupu zapojení způsobuje vybuzení signálu na výstupu Y^ dalšího časového členu B-j po dobu předem nastaveného časového intervalu.

M *

Signál na výstupu Xj dalšího časového obvodu Aj přechází na jeden 1.

vybuzení signálu na výstupu Xj dalšího časového obvodu A^ vstup cj dalšího kombinačního logického obvodu Ca na další vstup e jednoho přídavného logického obvodu E. Signál na výstupu Y^ dalšího časo vého členu B přechází na druhý vstup dalšího kombinačního logického obvodu 0·^ a na další vstup f^ druhého přídavného logického obvodu F.

Při součtové logické funkci dalšího kombinačního logického obvodu Cj je na výstupu Zj tohoto obvodu signál po dobu působení signálu na výstupu X^ dalšího časového obvodu A^ a po dobu působení signálu na výstup Y^ dalšího časového členu B^.

Při součtové logické funkci jednoho přídavného logického obvodu E je na výstupu K tohoto obvodu signál po dobu působení signálu na výstupu X^ jednoho časového obvodu A^, po dobu působení signálu na výstupu X₂ druhého časového obvodu A₂, po dobu působení signálu na výstupu Xj dalšího časového obvodu A^, po dobu působeni signálu na výstupu Xjj dalšího v pořadí časového obvodu Ay.

Obdobně při součtové logické funkci druhého přídavného logického obvodu F je na výstupu L tohoto obvodu signál po dobu působení signálu na výstupu Yj jednoho časového členu B^, po dobu působení signálu na výstupu Y₂ druhého časového členu B₂, po dobu působení signálu na výstupu Yj dalšího časového členu B-^, po dobu působení signálu na výstupu Y^ dalšího v poradí časového členu B^.

Signál na výstupu K jednoho přídavného logického obvodu E přechází na vstup g jednoho hradla G a dále na výstup £ tohoto hradla, a tedy na jeden výstup přídavného blokovacího obvodu Ji. Zároveň přechází na řídicí vstup £ druhého hradla H a uzavírá jeho průchod.

Obdobně signál na výstupu i druhého přídavného logického obvodu F přechází na vstup & druhého hradla H a pokud není signál na jeho řídicím vstupu % přechází dále na výstup £ tohoto hradla, a tedy na druhý výetup

196807 - 6 přídavného blokovacího obvodu £. Zároveň přechází na řídicí vstup <3^ed” noho hradla £ ^a uzavírá jeho průchod.

Spínací funkce jednotlivého ovládacího prvku se dosahuje superposicí dvou rozdílných signálů, a to signálu na příslušném výstupu zapojení, který určuje spínání absolutně, a aignálu na výstupu přídavného blokovacího obvodu, který určuje směr tohoto spínání. Tato superposice z hlediska logiky představuje logický součin těchto signálů.

Při dalším rozšíření základního zapojení spočívajícím v tom, že časový člen se skládá z dílčích časových členů, obr. 3, se dosahuje časového zpoždění účinkem zaniknutého signálu na vstupu zapojení.

Souhrnná funkce zapojení pro sdružování řídicích signálů podle vynálezu je taková, že toto zapojení se uplatňuje jako logický řídicí člen pro spínání sdružených ovládacích prvků tam, kde nutno spolehlivě zajistit výlučnost spínání jednotlivého ovládacího prvku. Oborem použití jsou zařízení ve výrobníoh linkách ovládaná například pneumatickými popřípadě hydraulickými pístovými motory.

Claims (1)

1. Předmět vynálezu

   1. Zapojení pro sdružování řídicích signálů složené nejméně z jednoho signálního vedení, vyznačené tím, že první vstup (S^) prvního signálního vedení je spojen jednak se vstupem (a^) prvního časového obvodu (A^) a jednak se vstupem ( b₁) prvního časového členu (B^), kde výstup (X^) prvního časového obvodu (A^) je spojen s jedním vstupem (¹c₁) prvního kombinačního logického obvodu (C^) a výstup ( ) prvního časového členu (B^) je spojen s druhým vstupem (^c^) prvního kombinačního logického obvodu (G^), jehož výstup ( Z^) představuje zároveň výstup prvního signálního vedení, výstup (X^) prvního čaeového obvodu (A^) je dále spojen e jedním vstupem (e^) prvního přídavného logického obvodu (E), jehož výstup (K) představuje zároveň první přídavný výstup zapojení, výstup ÚY^) prvního Čaeového Členu (B^) je dále spojen a jedním vstupem (fj.) druhého přídavného logického obvodu (F ), jehož výstup ( L ) představuje zároveň druhý přídavný výstup zapojení, přičemž výstup (K) prvního přídavného logického obvodu (E) je spojen se vstupem (g) prvního hradla (g), výstup (L ) druhého přídavného logického obvodu (F) je spojen se vstupem (h) druhého hradla (H), kde výstup (P) prvního hradla (G) je spojen β řídicím vstupem (30 druhého hradla (H), a výstup (B) druhého hradla ( H) je spojen s řídicím vstupem (Τ') prvního hradla (O).