CS196626B1 - Zapojení násobiče frekvence impulsů - Google Patents

Zapojení násobiče frekvence impulsů Download PDF

Info

Publication number
CS196626B1
CS196626B1 CS526076A CS526076A CS196626B1 CS 196626 B1 CS196626 B1 CS 196626B1 CS 526076 A CS526076 A CS 526076A CS 526076 A CS526076 A CS 526076A CS 196626 B1 CS196626 B1 CS 196626B1
Authority
CS
Czechoslovakia
Prior art keywords
flop
circuit
transistor
output
derivative
Prior art date
Application number
CS526076A
Other languages
English (en)
Inventor
Jiri Kozumplik
Original Assignee
Jiri Kozumplik
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiri Kozumplik filed Critical Jiri Kozumplik
Priority to CS526076A priority Critical patent/CS196626B1/cs
Publication of CS196626B1 publication Critical patent/CS196626B1/cs

Links

Landscapes

  • Manipulation Of Pulses (AREA)

Abstract

Vynález se týká zapojení násobiče frekvence impulsů, zejména pro synchronizační obvody snímání informace z děrného štítku ve výpočetní technice, kde se využívá synchronizace snímání informace od hrany snímaného štítku.

Description

Vynález se týká zapojení násobiče frekvence impulsů, zejména pro synchronizační obvody snímání informace z děrného štítku ve výpočetní technice, kde se využívá synchronizace snímání informace od hrany snímaného štítku.
Pro zajištění spolehlivého snímání informace z děrného štítků je nutné volit co největší počet synchronizačních impulsů na rozteč otvorů štítku. Tento požadavek bývá zajištěn kotoučem s příslušným počtem snímaných elementů, představujících synchronizační impulsy, jehož průměr je válen vzhledem k průměru dopravních válců dráhy štítku snímače. Pro splnění požadavků spolehlivosti snímání narůstá počet synchronizačních impulsů, tzn. zvětšuje se průměr synchronizačního kotouče. Nedostatkem tohoto řešení je vzrůst setrvačné hmoty kotoučé a požadavků na přesnost výroby. Toto řešení také vede k chybám snímání, vyskytují-li se v příslušném snímacím zařízení náhlé změny rychlosti pohybu štítku, např. v podobě rázů v transportních válcích snímače. >Je proto nezbytné udržet rozměry synchronizačního kotouče co nejmenší a požadavky, na spolehlivost snímání řešit cestou násobení frekvence'snímaných synchronizačních impulsů. V literatuře týkající se této problematiky se vyskytuje řada řešení. Jedno z nich užívá dvojice monostabilních klopných obvodů, ovládaných z generátoru synchronizačních impulsů. Výstupy těchto klopných obvodů se sčítají součtovým hradlem a budí výstupní monostabilní klopný obvod tak, že frekvence výstupních impulsů je dvojnásobkem frekvence impulsů vstupních. Zapojení je složité a pro.uvedení do správného pracovního režimu je třeba nastavit několik prvků.
Uvedené nedostatky odstraňuje vynález, jehož podstatou Je, že na výstup generátoru synchronizačních impulsů je přes odporový dělič připojen fázový invertor. Kolektorový a emitorový obvod fázového invertoru je tvořen pracovním odporem, součtovým hradlem a derivačním obvodem. Výstupy derivačních obvodů jsou zapojeny do vstupu monostabilního klopného obvodu. Na výstupu tohoto obvodu jsou k dispozici impulsy s dvojnásobnou frekvencí než impulsy z generátoru synchronizačních impulsů.
Téchnický pokrok daný vynálezem se vyznačuje vyššími účinky technicko-ekonomickými, které spočívají v tom, žé řešení požadavků ria spolehlivost snímání se přesouvá z mechanické oblasti snímače dá jednoduchého elektronického obvodu. Řešení; problerfiatiky odlišně od dosavadního stavu je snadno' realizovatelné bez použití speciálních prvků, nastavení ábvodu je jednoduché pomocí jediného nastavovacího prvku. Použití tohoto obvodu umožňuje užít synchronizační kotouč o menším průměru, což vede ke snížení materiálových nákladů a pracnosti výroby. Omezením setrvačné hmoty synchronizačního kotouče se podstatně omezí vliv rázů z dopravního mechanismu dráhy štítku na frekvenci synchronizačních impulsů, což vede ke snížení chybovosti snímání způsobené tímto blokem.
Konkrétní provedení vynálezu je schematicky zobrazeno na výkrese na obr. 1. Na obr. 2 jsou pomocí časového diagramu zobrazeny napěťové poměry obvodu pro případ, kdy monostabilní klopný obvod je ovládán derivačními špičkami záporné polarity. Na obr. 3 je uveden časový diagram znázorňující napěťové poměry obvodu pro případ ovládání monostabilního klopného obvodu derivačními špičkami kladné polarity.
Násobič frekvence impulsů podle obr. 1 je tvořen fázovým invertorem, který sestává z tranzistoru 3, v jehož bázi je zapojen odporový dělič, vytvořený z odporů 1 a 2. Do kolektorového obvodu tranzistoru 3, sestávajícího z odporu 31 připojeného na první napájecí zdroj 8, je připojen přes první součtové hradlo tvořené diodou 4 a odporem 41, připojeným na druhý napájecí zdroj '9, první derivační obvod 6. Emitorový obvod tranzistoru 3 je tvořen odporem 32 připojeným na nulový potenciál napájecích zdrojů. Přes druhé součtové hradlo tvořené diodou 5 a odporem 51, připojeným na druhý napájecí zdroj 9, je do tohoto obvodu připojen druhý derivační obvod 7. Výstupy derivačních obvodů 6 a 7 jsou zapojeny na vstup monostabilního klopného obvodu MKO.
Funkci násobiče frekvence impulsů jě možné popsat pomocí obr. 2 a obr. 3 takto. Je-li na výstupu generátoru synchronizačních impulsů G napěťová úroveň odpovídající logické nule (označeno L), je potom tranzistor 3 udržován v nevodivém stavu záporným napětím daným dělícím poměrem děliče z odporů 1 a 2. Na kolektoru tranzistoru 3 je napěťová úroveň logické jedničky (označeno H), na emitoru potom L. Kondenzátor prvního derivačního obvodu 6 je nabit z prvního napájecího zdroje 8. Kondenzátor druhého derivačního obvodu 7 je ve vybitém stavu. Monostabilní klopný obvod MKO je ve svém klidovém stavu, kdy na výstupu S je úroveň L.
Dojde-li na výstupu generátoru synchronizačních impulsů G ke změně napěťové úrovně z L na H, tranzistor 3 se otevře. Vybíjením kondenzátoru prvního derivačního obvodu 6 přes odpor 41 a odpor prvního derivačního obvodu 6, se na výstupu tohoto obvodu objeví derivační špička záporné polarity. V emitarovém obvodu tranzistoru 3 je napěťová úroveň H. Nabíjením kondenzátoru druhého derivačního obvodu 7 se vytvoří derivační špička kladné polarity. Jsou-li výstupy derivačních obvodů 6 a 7 zapojeny jako zdroje derivačních špiček záporné polarity, je touto z prvního derivačního obvodu 6 vybuzen monostabilní klopný obvod MKO do stavu, kdy na výstupu S je napěťová úroveň H. Tato úroveň je na výstupu 5 po dobu kyvu monostabilního klopného obvodu MKO. Po uplynutí této doby se monostabilní klopný obvod MKO vrátí do svého klidového stavu. Pomocí nastavovacího prvku časovacího členu monostabilního klopného obvodu MKO jsou poměry v obvodu nastaveny tak, aby výstup S vždy setrval na napěťové úrovni H po polovinu doby trvání napěťové úrovně L nebo H impulsu z generátoru synchronizačních impulsů G.
Při změně napěťové úrovně z H do L na výstupu generátoru synchronizačních impulsů G se tranzistor 3 uzavře. Na jeho kolektoru je napěťová úroveň H a emitoru L. Kondenzátor prvního derivačního obvodu 6 se nabíjí, čímž je vytvořena derivační špička kladné polarity. Kondenzátor druhého derivačního obvodu 7 se naopak vybíjí do druhého napájecího zdroje 9. Vytvoří se derivační špička záporné polarity a ta opět vybudí monostabilní klopný obvod MKO. Na výstupu S jě po dobu kyvu monostabilního klopného obvodu MKO napěťová úroveň H.
Touto cestou je dosaženo stavu, že impulsu s opakovači periodou T na výstupu generátoru synchronizačních impulsů G odpovídají dva impulsy s opakovači periodou TP na výstupu S monostabilního klopného obvodu MKO. Budou-li výstupy derivačních obvodů 6 a 7 zapojeny jako zdroje derivačních špiček kladné polarity, bude situace v buzení monostabilního klopného obvodu MKO obdobná pouze s tím rozdílem, že přechod monostabilního klopného obvodu MKO z klidového do aktivního stavu bude způsoben každou derivační špičkou kladné polarity: derivační špičky záporné polarity se neuplatní. Tento stav je zobrazen časovým diagramem napěťových poměrů obvodu na obr. 3.
Mezi první derivační obvod 6 a kolektor tranzistoru 3 je zapojeno první součtové hradlo složené z diody 4 a odporu 41. Mezi emitor tranzistoru 3 a druhý derivační obvod 7 je vloženo druhé součtové hradlo z diody 5 a odporu 51. Tato hradla oddělují příslušné obvody a zajišťují zachování požadované strmosti hran impulsů v kolektorovém a emitorovém obvodu tranzistoru
3, která je nezbytná pro dosažení dostatečné amplitudy derivačních špiček pro buzení monostabilního klopného obvodu MKO. Monostabilní klopný obvod JMKO má dva výstupy: přímý výstup S a inverzní S. Pro ovládání následujících elektronických obvodů je možné užít oba výstupy současně, nebo jeden z nich.
Předmět vynálezu je využitelný zejména při výrobě strojů na zpracování informací z děrných štítků. Jeho využitím se dosáhne zvýšené spolehlivosti snímání a sníží se náklady na příslušnou část zařízení. Předmět vynálezu je použitelný nejen pro výpočetní techniku, pro kterou byl vytvořen, ale též pro všechny aplikace, kde se vyžaduje zvýšení frekvence impulsů ze základního generátoru. Násobiče je možno řadit do kaskády, a tím umožnit násobení základní frekvence impulsů 2,

Claims (1)

  1. PŘEDMĚT
    VYNÁLEZU
    Zapojení násobiče frekvence impulsů, zejména pro synchronizační obvody snímání informace z děrného štítku, tvořené generátorem synchronizačních impulsů, fázovým invertorem, součtovými hradly, derivačními obvody a monostabilním klopným obvodem, vyznačující se tím, že mezi výstup generátoru synchronizačních impulsů (G) a druhý napájecí zdroj (9) je připojen dělič vytvořený z odporů (1, 2) zapojený do báze tranzistoru (3), jehož kolektor je přes odpor (31) připojen na první napájecí zdroj (8) a emitor přes odpor (32) na nulový potenciál zdrojů, přičemž mezi kolektor tranzistoru (3) a druhý napájecí zdroj (9) je zapojeno první součtové hradlo (4, 41), na něž navazuje první derivační obvod (6), mezi emitor tranzistoru (3) a druhý napájecí zdroj (9) je zapojeno druhé součtové hradlo (5, 51) s navazujícím druhým derivačním obvodem (7), přičemž výstupy derivačního obvodu (6, 7) jsou zapojeny do vstupu monostabilního klopného obvodu (MKO) s přímým výstupem (S) a inverzním výstupem (S).
CS526076A 1976-08-12 1976-08-12 Zapojení násobiče frekvence impulsů CS196626B1 (cs)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CS526076A CS196626B1 (cs) 1976-08-12 1976-08-12 Zapojení násobiče frekvence impulsů

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CS526076A CS196626B1 (cs) 1976-08-12 1976-08-12 Zapojení násobiče frekvence impulsů

Publications (1)

Publication Number Publication Date
CS196626B1 true CS196626B1 (cs) 1980-03-31

Family

ID=5397147

Family Applications (1)

Application Number Title Priority Date Filing Date
CS526076A CS196626B1 (cs) 1976-08-12 1976-08-12 Zapojení násobiče frekvence impulsů

Country Status (1)

Country Link
CS (1) CS196626B1 (cs)

Similar Documents

Publication Publication Date Title
US2701095A (en) Electronic computer for division
US4370065A (en) Step motor control mechanism for electronic timepiece
US3028550A (en) Analog accelerometer feedback loop for deriving velocity information in digital form
GB2064834A (en) Drive system for stepping motor in a timepiece
US4415861A (en) Programmable pulse generator
US4985640A (en) Apparatus for generating computer clock pulses
CS196626B1 (cs) Zapojení násobiče frekvence impulsů
US3946255A (en) Signal generator
JP3099927B2 (ja) マイクロコンピュータ
US3069568A (en) Synchronization of phase of (dividing) counter output pulses by continually resetting counter with data pulses
GB1162447A (en) Improvements relating to Electric Motor Control Circuits.
US5764083A (en) Pipelined clock distribution for self resetting CMOS circuits
EP0673117A1 (en) A delay line circuit
GB2070813A (en) Timepiece with a device for the control of a stepping motor
US4033109A (en) Time correction circuits for electronic timepieces
US2970292A (en) Binary scale reading system
US3371221A (en) Shift register using cascaded nor circuits with forward feed from preceding to succeeding stages
JP2775822B2 (ja) インバータのオンディレイ回路
US3667383A (en) Print and transport belt synchronizer
JPH07131308A (ja) クロックスキュー抑制回路
SU1001098A1 (ru) Умножитель частоты следовани импульсов
SU1387165A1 (ru) Устройство дл программного разгона шагового двигател
RU1803915C (ru) Устройство дл умножени частоты
JPH05100763A (ja) クロツク制御回路
RU1802403C (ru) Цифровое устройство дл задержки импульсов