CS196008B1 - Zapojení obvodu pro modifikaci adrea v autonomních řadičích systémů pro přenos dat - Google Patents
Zapojení obvodu pro modifikaci adrea v autonomních řadičích systémů pro přenos dat Download PDFInfo
- Publication number
- CS196008B1 CS196008B1 CS900277A CS900277A CS196008B1 CS 196008 B1 CS196008 B1 CS 196008B1 CS 900277 A CS900277 A CS 900277A CS 900277 A CS900277 A CS 900277A CS 196008 B1 CS196008 B1 CS 196008B1
- Authority
- CS
- Czechoslovakia
- Prior art keywords
- register
- subaddress
- input terminal
- circuit
- address
- Prior art date
Links
- 230000004048 modification Effects 0.000 title claims description 7
- 238000012986 modification Methods 0.000 title claims description 7
- 230000005540 biological transmission Effects 0.000 claims description 6
- 238000000034 method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 239000003607 modifier Substances 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Landscapes
- Small-Scale Networks (AREA)
Description
systémů pro přenos dat
Vynález se týká zapojení obvodu pro modifikaci adres v autonomních řadičích systémů pro přenos dat.
Programované autonomní řadiče generují řídící instrukce, tj. adresu, subadresu a funkční kód, podle vlastních instrukcí, které jsou uloženy v paměti. Dosud známé typy autonomních řadičů potřebují pro generování každé řídící instrukce jedno vlastní instrukci uloženou nejméně v jedné buňce paměti. Řízení sestavy s větším počtem funkčních jednotek nebo bloků vyžaduje od řadiče schopnost generovat větší počet řídících instrukcí, čímž vznikají vyšší nároky na velikost paměti, a to i v případě, kdy v sestavě je větší počet funkčních jednotek ovládaných řídícími instrukcemi se stejným funkčním kódem, ale e rozdílnými adresami a subadresami. Některé řadiče jsou k tomuto účelu vybaveny tak zvaným indexregistrem, který však dovoluje jen postupnou změnu adresy bud po jednom, nebo po více krocích. Jiné řadiče vybavené schopnosti adresování řeší tento problém podprogramem, který poněkud ušetří místě v paměti, ale za cenu zpomalení obsluhy celé sestavy.
VýSe uvedené nedostatky řeší zapojení podle vynálezu, jehož podstata spočívá v tom, že registr počáteční adresy, registr konečné adresy, registr počáteční subadresy a registr konečné subadresy jsou rozděleny do dvou skupin se samostatným srovnávacím obvodem adres a srovnávacím bbvodem subadres, přičemž obě skupiny registrů jsou vzájemně
196 008
198 008 , spojeny prostřednictvím prvého a druhého obvodu logického součtu, spínacího obvodu a vodiče mezi výstupní svorkou srovnávacího obvodu adres a vstupní svorkou pro přenos srovnávacího obvodu subadres. Zapojení může být provedeno tak, že soubor vstupních svorek zapojení pro konečnou adresu je spojen se vstupními svorkami pro data registru konečné adresy a výstupní svorky dat tohoto registru jsou spojeny s první polovinou vstupních svorek srovnávacího obvodu adres. Soubor vstupních svorek zapojení pro počáteční adresu je spojen se vstupními svorkami pro data registru počáteční adresy a výstupní svorky tohoto registru jsou spojeny s druhou polovinou vstupních svorek srovnávacího obvodu adres. Soubor vstupních svorek zapojení pro konečnou subadresu je spojen se vstupními svorkami pro data registru konečná subadresy a výstupní svorky dat tohoto registru jsou spojeny s první polovinou vstupních svorek srovnávacího obvodu subadres. Soubor vstupních svorek zapojení pro počáteční subadresu je spojen se vstupními svorkami pro data registru počáteční subadresy a výstupní svorky dat tohoto registru jsou spojeny s druhou polovinou vstupních svorek srovnávacího obvodu subadres. Vstupní svorka zapojení pro přičtení jedničky je spojena se vstupní svorkou pro přičtení jednočky registru počáteční subadresy, vstupní svorka zapojení pro nulování registru počáteční subadresy je spojena se vstupní svorkou pro nulování tohoto registru a současně se čtvrtou vstupní svorkou prvého obvodu logického součtu. Výstupní svorka pro přenos registru počáteční subadresy je spojena s druhou vstupní svorkou prvého obvodu logického součtu. Vstupní svorka zapojení pro nastavení registru počáteční subadresy je spojena s třetí vstupní svorkou prvého obvodu logického součtu a s třetí vstupní svorkou druhéhodovodu logického součtu. Výstupní svorka prvého obvodu logického součtu je spojena se vstupní svorkou pro přičtení jedničky registru počáteční adresy. Výstupní svorka druhého obvodu logického součtu já spojena se vstupní svorkou pro nastavení registru počáteční subadresy. Vstupní svorka zapojení pro nastavení váečh registrů je spojena se vstupní svorkou pro nastavení registru konečné adresy, se vstupní svorkou pro nastavení registru počáteční adresy, se vstupní svorkou pro nastavení registru konečné subadresy a s druhou vstupní svorkou druhého obvodu logického součtu. Výstupní svorka srovnávacího obvodu adres je spojena se vstupní svorkou pro přenos srovnávacího obvodu subadres, s druhou vstupní svokkou obvodu logického spučinů a s třetí vstupní svorkou pro řízení spínače. Výstupní svorka srovnávacího obvodu subadres je spojena s prvou vstupní svorkou obvodu logického součinu a s prvou vstupní svorkou spinacího obvodu. Vstupní svorka logické jedničky je spojena se vstupní svorkou pro přenos srovnávacího obvodu adres. Vstupní svorka zapojení pro ovládání spínacího obvodu je spojena s druhou vstupní svorkou spínacího obvodu. Výstupní svorky dat registru počáteční adresy jsou spojeny β výstupními svorkami zapojení pro stav běžné adresy. Výstupní svorky dat registru počáteční subadresy jsou spojeny s výstupními svorkami zapojení pro stav běžné subadresy.
Výhodou zapojení podle vynálezu je, že poskytuje autonomnímu řadiči, ve kterém je zapojení zabudováno, možnost generovat řídící instrukce, ve kterých jsou žádaným způsobem měněny adresy a subadresy v oboru počáteční a konečné adresy a v celém, popřípadě jén v určené Části, oboru subadres, na základě jediné instrukce uložené v paměti, která
196 008 adresiije tento registr modVikáce adres. Vyšší účinek zapojení se proto projevuje úsporou místa v paměti, která je tím větší, Čím větší počet funkčních jednotek nebo bloků je takto obsluhován.
Novým účinkem zapojení je skutečnost, že umožňuje několik dalších variant způsobu postupné změny adres a aubadres, které usnadňují hromadnou obsluhu funkčních jednotek a bloků.
Příklady, postupné změny adres a subadres obvodem podle vynálezu:
Je-li rozepnut spínač, který může být realizován například logickým obvodem, stav registru počáteční hodnoty aubadres, který je realizován pomocí čítače, se postupně zvyšuje od počáteční subadreay až do naplnění jeho kapacity, kdy dojde k přenosu do registru počáteč*» ní adresy, který je rovněž realizován pomocí čítače, a registr - čítač subadres začne postupně měnit svůj stav opět od jeho nulového obsahu až do současného dosažení předvolené konečné adresy a subadreay.
Předchozí způsob může být modifikován signálem pro nulování, a případně signálem pro nastaveni registru - čítače subadres. Signál nulování může vzniknout při neúspěšné operaci, například při neúspěšném přenosu dat na adresu,,kde neexistuje registr. Registr-čítač subadres potom póstupně zvyšuje svůj obsah až do·doby, kdy se objeví signál, nulování, přičemž dojde k přenosu do registru-čítače adres a registr-čítač subadres se znulujé. Stejný účinek má signál nastavení jen s tím rozdílem, že registr-čítač subadres nezačne znovu postupovat od nuly, ale od póčáteční subadrssy.
Sepnutý spínač způsobí, žs dosažení konečné subadreay dojde k znovunastavení regiatru-čítače subadres na počáteční hodnotu a k přenosu do registru-čítače adres. V tomtb režimu tedy řadič generuje instrukce s postupně měnícími se subadresami jen v mezích od počáteční hodnoty do konečné s postupně narůstajícími adresami až do současného dosažení konečné subadreay i adresy.
Předchozí způsob může být modifikován signálem pro nastavení, kdy registr-čítač subadres nemusí dospět až do své konečné hodnoty, když signál pro nastavení registru čítače způsobí přenos do registru-čítače adres a registr-čítač subadres vrátí na jeho poáá* i
teční hodnotu.
Všechny tyto kombinace dovolují obsluhovat celé sestavy jednotek a bloků, ve kterých nemusí být obsazeny všechny adresy a subadreay tím způsobem, že neobsazené adresy a subadreay se přeskakují, a tak je dosaženo zrychlení celé obsluhy.
Na připojeném výkrese je znázorněno blokové uspořádání zapojení podle vynálezu.
Soubor vstupních svorek 102 zapojení pro konečnou adresu je spojen se vstupními svorkami 11 pro data registru kpnečné adresy 1 a výstupní svorky 10 dat tohoto registru jsou spojeny s první polovinou vstupních svorek 51 srovnávacího obvodu adres 5. Soubor vstupních svorek 103 zapojeni pro počáteční adresu je spojen se vstupními svorkami 21 pro data registru počáteční adresy 2 a výstupní svorky 20 tohoto registru jsou spojeny s druhou polovinou vstupních svorek 52 srovnávacího obvodu adres. Soubor vstupních svorek 105 zapojení pro konečnou subadresu je spojen se vstupními svorkami 31 pro data registru konečné subadresy 3 a výstupní svorky 30 tohoto registru jsou spojeny s první polovinou vstupních svorek 61 srovnávacího obvodu 6 subadres. Soubor vstppních svorek 106 zapojení přo počáteční eubadreeu je spojen se vstupními svorkami 41 dat registru počáteční subadresy 4a výstupní svorky 40 tohoto registru jsou spojeny s druhou polovinou vstupních svorek 62 srovnávacího obvodu 6 subadres. Vstupní svorka 108 zapojení pro přičtení jedničky je spojena se vstupní svorkou 44 pro přičtení jedničky registru 4 počáteční subadreey, vstupní svorka 107 zapojení pro nulování registru počáteční subadresy £ je spojena se vstupní svorkou 43 pro nnlování tohoto registru a současně se Čtvrtou vstupní svorkou 74 prvého obvodu 7 logického součtu. Výstupní svorka 45 pro přenos registru počáteční subadresy je spojena s druhou vstupní svorkou 72 prvého ohvodu 7 logického součtu. Vstupní svorka 104 zapojení pro nastavení registru počáteční subadresy je spojena s třetí vstupní svorkou 7J prvého obvodu 7 logického součtu. Výstupní svorka 70 prvého obvodu 7 logického součtu je spojena se vstupní svorkou 23 pro přičtení jedničky registru počáteční adresy 2. Výstupní svorka 80 druhého obvodu 8 logického součtu je spojena se vstupní svorkou 42 pro nastavení registru počáteční subadresy 4. Vstupní svorka 101 pro nastavení všech registrů je spojena se vstupní svorkou 12 pro nastavení registru konečné adresy 1, se vstupní svorkou 22 pro nastavení registru počáteční adresy 2, se vstupní svorkou 32 pro nastavení registru konečné subadresy 3 a s druhou vstupní svorkou 82 druhého obvodu 8 logického součtu. Výstupní svorka 50 srovnávacího obvodu adres 5 je , spojena se vstupní svorkou 63 pro přenos srovnávacího obvodu 6 subadres, s druhou vstupní svorkou 92 obvodu logického součinu 9 as třetí vstupní svorkou 123 pro řízení spínače 100. Výstupní svorka 60 srovnávacího obvodu 6 subadres je spojena s prvou vstupní svorkou. 91 obvodu 9 logického součinu a s prvou vstupní svorkou 121 spínacího obvodu 100. Vstupní avorka 113 logické jedničky je spojena se vstupní svorkou 53 pro přenos srovnávacího obvodu J adres. Vstupní svorka 114 zapojení pro pvládání spínacího obvodu 100 je spojena s druhou vstupní svorkou 122 spínacího obvodu 100. Výstupní svorky dat 20 registru počáteční adresy 2 jsou spojeny s výstupními svorkami 109 zapojení pro stav běžné adresy. Výstupní svorky 40 dat registru £ počáteční subadresy jsou spojeny s výstupními svorkami 112 zapojení pro stav běžné subadresy.
Popsané zapojeni pracuje následujícím způsobení Vstupní data na svorkách 102 konečné adresy se zaznamenají do registru konečné adre sy 1, vetupni data Π9 svorkách 103 počáteční adresy se zaznamenají do registru počáteční adresy 2, vstupní data na svorkách 105 konečné subadresy ss zaznamenají do registru konečné subadresy 3 a vstupní data na svorkách 106 počáteční subadresy ee zaznamenají do registru počáteční subadresy'4 v době přítomnosti záznamového impulsu na vstupní svorce 101 zapojeni. Registr počáteční adresy 2 a registr počáteční subadresy 4 jsou vytvořeny z Čítačů s paralelní předvolbou a s nulováním.. Před rsgistr-čítač subadres lze s výhodou předřadit ještě jeden registr 200 pro záznam počáteční subadresy, který ee provede rovněž záznamovým impulsem na svorce 101. Na konci každého cyklu, kdy se řadič obrací k tomuto zapojení pro adreeu, kterou čte ze svorek 109. a pro eubadreeu, kterou Čte ze svorek 112. je generován signál pro přičtení jedničky k obsahu registru-čitače subadres, který se objeví na svorce 108. Stav registru-čítačé subadres je srovnáván srovnávací· obvodem 6 subadres s obsahem registru konečné subadresy J.
198 001
V praním způsobu modifikace, kdy je kontakt spínacího obvodu 100 rozepnut, se výsledek srovnání subadres srovnávacím obvodem 6 subadres neuplatní. Registr-čítač subadres postupně zvyšuje svůj stav až do naplnění svá kapacity, a po přičtení další jedničky vydá signál přenosu na svorce 45, který postupuje přes obvod 7 logického součtu na vstupní svorku 23 registru-čítače adres, ve kterém se zvýší stav o jedničku. Současně s tím se registr-čítač subadres znuluje a znovu počítá ale ne od výchozí subadresy, nýbrž od nuly. Zapojení pracuje tímto způsobem tak dlouho, až dojde k vyrovnání obsahu registru konečné adresy 1 s obsahem registru-čítače adres, kdy srovnávací obvod 5 adres vydá na své výstupní svorce 50 signál, který je veden na vstupní svorku 63 srovnávacího obvodu 6 aubadres, který se takto připraví na okamžik vyrovnání obsahu registru konečné subadresy 3 s obsahem registru-čítače subadres. Jakmile dojde k vyrovnání těchto registrů, srovnávací obvod 6 subadres vydá na svorce 60 signál, oznamující dosažení konečné adresy i konečné subadresy. V éobě, kdy registr-čítač subadres mění svůj obsah, a přitom nedosáhl ještě naplnění své kapacity, může-být znulován signálem, který se přivede na vstupní svorku 107 zapojení. Tím se registr-čítač subadres znuluje a generuje ee signál přenosu přes obvod 7 logického součtu do registru-čítače adres. Obdobně se může uplatnit signál pro nastavení, který, se objeví na vstupní svorce 104 zapojení» Registr-čítač subadres se v tom případě znovu vrátí do stavu počáteční subadresy, který může být převzat z pomocného registru 200. a generuje se signál přenosu do registru-čítače adres. Popsaným způsobem lze modifikovat subadresy v celém oboru obsahu registru-čítače subadres. Druhý způsob modifikace adres a subadres nastává při spojeném kontaktu spínače 100. Registr-čítač subadres postupně mění svůj obsah od předvolené počáteční hodnoty až do konečné. Po vyrovnání stavů registru konečné subadresy 3 a registru-čítače subadres další příchozí signál na vstupní svorku 108 pro přičtení jedničky způsobí, že srovnávací obvod 6 subadres generuje výstupní signál na svorce 60, který přes obvod 8 logického součtu nastaví řegistr-čítač subadres znovu ma počáteční subadresu, a přitom přes obvod 2 logického aoučtu generuje signál přičtení jedničky k obsahu registru-čítače adres. Tento prostup se opakuje až do vyrovnání obsahu registru koncové adresy 1 s obsahem registru-čítače adresy, kdy srovnávací obvod 5 adres vydá na výstupní svorce 50 signál, který připraví srovnávací obvod 6 subadres na okamžik vyrovnání obsahu registru konečné subadresy 3 a obsahem registru-čítače subadres. Jakmile dojde k vyrovnání obsahů obou registrů, Srovnávací obvod 6 generuje na své výstupní svorce 60 signál, který spolu se signálem S výstupní svorky gO srovnávacího obvodu adres 2 Pře3 obrod 9 logického součinu generují výstupní signál zapojení na svorce 111. který je trvalý a oznamuje dosažení konečné adresy a konečně subadresy. současně. K novému nastavení registru-čítače 4 subadres přitom hedocází, protože výstupní signál na svorce 50 srovnávacího obvodu 5 adres přes vstupní svorku 123 spínacího obvodu 100 způsobí dočasné rozpojení kontaktu. Zapojení se uvede do počátečního stavu k novému cyklu modifikace adres signálem nastavení, který se přivede na vstupní svorku zapojení 101 pro nastavení všech registrů, čímž jsou znovu zadány hodnoty počáteční a konečné adresy a subadresy. Times také zruší výstupní signály na svorkách 50 a 60 obou srovnávacích obvodů 2 a 6, v důsledku Čehož pomine i výstupní signéí
X9B 008 zapojení pro konec cyklu modifikace ná svorce 111« Signál pro nastavení na vstupní svorce 104 zapojení pro nastavení registru-čítače subadres může způsobit znovunastavení registru-čítače subadres 4 na počáteční subadreau s přenosem jedničky do registru-čítače 2 adres kdykoliv, kdy registr-čítač £ subadres ještě nedosáhl stavu konečná subadresy. Tímto způsobem je adresa i subadresa modifikována jen v mezích počáteční a konečná adresy i počáteční a konečná subadresy.
Srovnávací obvody-adres % a subadres 6 moflou být realizovány logickým komparátorem, aritmeticko-logickým obvodem, popřípadě paralelním ačítacím obvodem. Při použití paralelního sčítacího obvodu je třeba zajistit, aby výstupní signály dat na výstupních svorkách 10 registru konečné adresy 1 a na výstupních svorkách 30 registru konečné subadresy 3 byly invertovány.
Zapojení podle vynálezu je možno s výhodou použití ze jména pro autonomní řadiče, kterým usnadňuje vykonávání řady unkcí, jako je hromadné testování stavů, hromadné zapínání a vypínání funkčních celků, hromadný záznam nebo čtení dat v celém oboru nastavených adres a subadres. Zařazením pomocného registru 200 před registr-čítač subadres, popřípadě i před registr -čítač adres, lze dosáhnout cyklické modifikace adres v nastavených mezích, kdy nový cyklus může být vyvolán jen jediným signálem pro nastavení na svorce 104 zapojení pro nastavení registru-čítače subadres. Tím se značně zjednoduší i obslužný program pro danou sestavu funkčních jednotek nebo bloků.
PfiEDMfiT VYNÁLEZU
Claims (2)
1. Zapojení obvodu pro modifikaci adres v autonomích řadičích systémů pro přenos dat, vyznačené tím, že registr počáteční adresy^S/'registr konečné adresy /1/, registr počáteční subadresy /4/ a registr konečné subadresy /3/ jsou rozděleny do dvou skupin se samostatným srovnávacím obvodem /5/ adres a srovnávacím obvodem·’/6/ subadres, přičemž obě skupiny registrů jsou vzájemně spojeny prostřednictvím jednak prvého a druhého obvodu logického součtu /7,8/,a jednak spínacího obvodu /100/ přičemž výstupní svorka /50/ srovnávacího obvodu /5/ adres je spojena se vstupní svorkou /63/ srovnávacího obvodu /6/ subadres.
2. Zapojení podle bodu 1, vyznačené tím, že soubor vstupních svorek /102/ zapojení pro konečnou adresu je spojen se vstupními svorkami /11/ pro data registru konečná adresy /1/ a výstupní svorky /10/ dat tohoto registru jsou spojeny β první polovinou vstupních svorek /51/ srovnávacího obvodu /5/ adres, soubor vstupních svorek /103/ zapojeni pro počáteční adresu je spojen se vstupními svorkami /21/ pro data registru počáteční adresy /2/ a výstupní svorky /20/ tohoto registru jsou spojeny s druhou polovinou vstup nich svorek /52/ srovnávacího obvodu adres /5/, soubor vstupních svorek /105/ zapojení pro konečnou eubadresu je spojen se vstupními svorkami /31/ pro data registru konečné subadresy /3/ a výstupní svorky /30/ tohoto registra jsou spojeny s první polovinou vstupních svorek /61/ srovnávacího obvodu /6/.subadres, soubor vstupních svorek /106/
198 00 zapojení pro počáteční subadresu je spojen se vstupními svorkami /41/ dat registru počáteční subadrésy /4/a výstupní svorky /40/ tohoto registru jsou spojeny s druhou polovinou vstupních svorek /62/ srovnávacího obvodu /6/ subadres, vstupní svorka /108/ zapojení pro přičtení jedničky je spojena se vstupní svorkou /44/ pro přičtení jedničky regist ru počáteční subadresy /4/, vstupní svorka /107/ zapojení pro nulování registru počáteční subadresv /4/ je spojena se vstupní svorkou /43/ pro nulování tohoto registru a současně se Čtvrtou vstupní svorkou /74/ prvého obvodu /7/ logického součtu, výstupní svorka /45/ pro přenos registru počáteční subadresy /4/ je spojena s druhou vstupní svorkou /72/ prvého obvodu /7/ logického součtu, vstupní svorka /104/ zapojení pro nastavení registru počáteční subadresy /4/ je spojenacs třetí vstupní svorkou /73/ prvého obvodu /7/ logického součtu, výstupní svorka /70/ prvého obvodu /7/ logického součtu je spojena se vstupní svorkou /23/ pro přičtení jedničky registru počáteční adresy /2/, výstupní svorka /80/ druhého obvodu /8/ logického součtu je spojena se vstupní svorkou /42/ pro nastavení registru počáteční subadresy /4/, vstupní svorka ^101/ pro nastavení všech registrů je spojena se vstupní svorkou /12/ pro nastaveni registru konečné adresy /1/, se vstupní svorkou /22/ pro nastavení registru počáteční adresy /2/, se vstupní svorkou /32/ pro nastavení registru konečné subadresy /3/ a s druhou vstupní svorkou /82/ druhého obvodu /8/ logického součtu, přičemž výstupní svorka /50/ srovnávacího obvodu adres /5/ je spojena se vstupní svorkou /63/ pro přenos srovnávacího obvodu /6/ subadres, s druhou vstupní svorkou /92/ obvodu logického součinu /9/ a s třetí vstupní svorkou /123/ pro řízení spínacího obvodu /100/, a výstupní svorka /60/ srovnávacího obvodu /6/subadres je spojena s první vstupní svedou /91/ obvodu /9/ logického součinu a s první vstupní svorkou /121/ spínacího obvodu /100/, vstupní svorka /113/ logické jedničky je spoje na se vstupní svorkou /53/ pro přenos srovnávacího obvodu /5/ adres, a vstupní svorka /114/ zapojení pro ovládání spínacího obvodu /100/ je spojena s druhou vstupní svorkou /122/ spínacího obvodu /100/, zatímco výstupní svorky dat /20/ registru počáteční subadresy /2/ jsou spojeny s výstupními svorkami /109/ zapojení pro stav běžné adresy,a výstupní svorky /40/ dat registru počáteční subadresy /4/ jsou spojeny s výstupními svorkami /112/ zapojení pro stav běžné subadresy.
1 výkres
196 008 tn o
**4
O m
o
107 108
-β (O
I»
Ei ní . £ £
ja
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS900277A CS196008B1 (cs) | 1977-12-29 | 1977-12-29 | Zapojení obvodu pro modifikaci adrea v autonomních řadičích systémů pro přenos dat |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS900277A CS196008B1 (cs) | 1977-12-29 | 1977-12-29 | Zapojení obvodu pro modifikaci adrea v autonomních řadičích systémů pro přenos dat |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CS196008B1 true CS196008B1 (cs) | 1980-02-29 |
Family
ID=5441317
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CS900277A CS196008B1 (cs) | 1977-12-29 | 1977-12-29 | Zapojení obvodu pro modifikaci adrea v autonomních řadičích systémů pro přenos dat |
Country Status (1)
| Country | Link |
|---|---|
| CS (1) | CS196008B1 (cs) |
-
1977
- 1977-12-29 CS CS900277A patent/CS196008B1/cs unknown
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4964074A (en) | In-circuit emulator | |
| US4843539A (en) | Information transfer system for transferring binary information | |
| US3560933A (en) | Microprogram control apparatus | |
| US3270324A (en) | Means of address distribution | |
| US4821183A (en) | A microsequencer circuit with plural microprogrom instruction counters | |
| US5600671A (en) | Information transmission method for transmitting digital information | |
| US5375218A (en) | DMA channel control apparatus capable of assigning independent DMA transfer control line to respective expansion slots | |
| CS196008B1 (cs) | Zapojení obvodu pro modifikaci adrea v autonomních řadičích systémů pro přenos dat | |
| JPH02217925A (ja) | マイクロプロセッサ | |
| US6229328B1 (en) | Integrated circuit with a test function implemented by circuitry which identifies the presence of a control signal | |
| US4206507A (en) | Field programmable read only memories | |
| JPS5818836B2 (ja) | 蓄積プログラム制御式電気通信装置 | |
| JPS6033634A (ja) | デ−タ処理装置 | |
| US5949984A (en) | Emulator system | |
| JPS61112204A (ja) | リモ−トプロセス入出力装置 | |
| JP3182906B2 (ja) | マイクロコンピュータ | |
| SU1075410A1 (ru) | Программируемый коммутатор | |
| SU879564A1 (ru) | Устройство дл контрол программ | |
| JPH0339674A (ja) | 半導体集積回路装置 | |
| SU999040A1 (ru) | Управл ющий автомат на @ состо ний | |
| US6006250A (en) | Data processing system and programming method therefor | |
| SU851387A1 (ru) | Устройство сопр жени дл однороднойВычиСлиТЕльНОй СиСТЕМы | |
| KR0124527Y1 (ko) | 전전자 교환기의 가입자 회로보드 | |
| JPH02125341A (ja) | 情報処理装置 | |
| JP4174272B2 (ja) | デバイス制御装置 |