CN87104487A - 在具有虚拟存储地址的数据处理系统中进行页面置换的装置和方法 - Google Patents
在具有虚拟存储地址的数据处理系统中进行页面置换的装置和方法 Download PDFInfo
- Publication number
- CN87104487A CN87104487A CN87104487.0A CN87104487A CN87104487A CN 87104487 A CN87104487 A CN 87104487A CN 87104487 A CN87104487 A CN 87104487A CN 87104487 A CN87104487 A CN 87104487A
- Authority
- CN
- China
- Prior art keywords
- page
- data
- descriptor
- field
- instruction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 20
- 238000006073 displacement reaction Methods 0.000 claims description 21
- 230000008569 process Effects 0.000 claims description 18
- 230000008859 change Effects 0.000 claims description 8
- 230000000694 effects Effects 0.000 claims description 2
- 230000007246 mechanism Effects 0.000 claims 2
- 230000004048 modification Effects 0.000 claims 2
- 238000012986 modification Methods 0.000 claims 2
- 230000009471 action Effects 0.000 claims 1
- 238000013500 data storage Methods 0.000 claims 1
- 238000000151 deposition Methods 0.000 claims 1
- 230000004044 response Effects 0.000 claims 1
- 238000006243 chemical reaction Methods 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 230000002829 reductive effect Effects 0.000 description 4
- 239000000470 constituent Substances 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 230000000670 limiting effect Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 241001269238 Data Species 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 230000010387 memory retrieval Effects 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/12—Replacement control
- G06F12/121—Replacement control using replacement algorithms
- G06F12/123—Replacement control using replacement algorithms with age lists, e.g. queue, most recently used [MRU] list or least recently used [LRU] list
- G06F12/125—Replacement control using replacement algorithms with age lists, e.g. queue, most recently used [MRU] list or least recently used [LRU] list being generated by decoding an array or storage
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
Abstract
在一预采用虚拟地址的多处理器,多程序的数据处理系统中,提供以一种用于在主存储器中选择一待被处理器所要求的逻辑信号组成的新页所置换的页面的装置和方法。本发明提供了一个单指令提供,即利用包含在一个页解说符中的状态信号以在一个综合状态信号表中的一个表值进行导址。利用该状态信号与该表中的表值间的关系来完成这一算法。
Description
本发明是关于数据处理系统,特别是有关采用虚拟地址技术与主存单元相互联系的多CPU数据处理系统。
近代数据处理系统通常采用分层次的存储器结构。能为一个数据处理系统所访问的大部分数据均存储在诸如磁带、磁盘或其它能存储大量数字信息的海量存储介质上。一般由于这些介质的存取速度太慢,无法实现CPU对所存数据的直接寻址。通常,一个作为主存的存储单元均能用快速存取技术实现存取,它存储了数据处理系统所需的数据部分。(虽然与本发明无直接关系,但一般数据处理系统中均包含有用来存储对CPU有直接联系的数据的更快速的存储器,并装置在CPU内。处理器内的存储单元多被用作缓冲器或高速缓冲存储器。)
借助于操作系统,每个处理器均可访问全部与数据处理装置相关联的有用数据,在需要时可利用这些数据。实际上由于适用于处理器的数据的规模,由海量存储装置检索所需的数据成了处理工作进程中的一个不利的因素。数据处理系统所直接需要的一些数据被存储在主存单元中,但是将所有这些数据存放在主存单元中是不现实的,因而将这些数据分成称之为页面的数据块,并以它作为进入主存单元的单元实体。
在虚拟存储器技术中,数据处理单元开始工作时,操作系统在主存单元中指定可用的空间。主存单元空间将针对数据处理工作的需要而被分配给程序、表格和数据处理系统工作所需的部分操作系统。存储器中的这一区域并不包含如象通常作为被存储在主存单元中的数据的剩余部分的可置换的存储信息。存储单元的其余部分则被分成相等的块区,用以存储一些对数据处理系统重要的有关数据信息组元。这些信号组元称之为页面。与每一页面相应的是一个被称之为页面解说符的有关信号表中的一组数据信号。操作系统可以引用这些页面解说符。该页面解说符识别或指定有关页解说符的位置。页解说符包含有关虚拟或符号地址的信息。数据处理系统的处理器则将它们变换存放原始信息的实际或物理地址。每一页解说符还涉及有关状态信息方面的信号。该页面解说符还包括一个称为链节(Linker)的存储单元中的数据信号,它可以用来按照一种予定的确定页面顺序的算法来指定页面的次序。
在数据处理系统初始化之后,处理器将需要一组数据信号。软件程序将为所需的数据信号组从符号地址提供有关的物理地址信息。有关这些参数的信息被存储在页解说符中。相应的信息被送入页面解说符的链节部分,并指明其为页面序列中的首位。在增加其它页面时,链节信息即标明该页面在此序列中的顺序。当所有的页面均占有数据后,处理器继续要求访问一个新的数据,则需要一个已存有数据的页面中的旧数据被新数据所替换,本发明就是有关这种这种页面数据替换的实现措施。
由链节信息可以确定页面序列中的下一个可能的页面。根据链节信息,可识别与该页面相关的页解说符,此页解说符可进入处理器。处理器在现有技术的软件控制下来检验页解说符中的状态信号值,并根据此信号值来确定该页面中的数据是否可予替换。例如,一个经常采用的状态信号,它涉及数据置换的最佳决策经验,以置换那些目前最少会用到的数据。为了实现这种针对目前最少应用情况的策备,必然在处理过程中要付出难以承受的额外代价。典型的做法是按照予定的过程,将“用过的数据”信号移到别处,而当要用到与某一页面有关的该数据时,再将此“用过的数据”置入页解说符。在这种情况下,软件过程可以确定该数据已经在某一既定的时间周期内被用过。
此外,与页面相关的还有其它状态信号。由于状态信号的多样性,因而对相关数据组的置换作出决定的软件过程也可能复杂化,需要进行数量相当可观的处理操作。
当控制数据处理系统工作的程序所需要的信号组没有存储在主存储器中时,则要调用置换算法。在现有技术中,此置换算法是由软件处理来完成,这时需要对数个状态信号加以分析。在确定欲置换的页面数据时,要停止对该页解说符的访问,以防止所应用的数据在此过程中发生变化。一种防止在此访问期间使数据发生变化的技术就是给该存储器的部分存储装置设置存储“闭锁”,这种存储器的闭锁阻止了对主存或其它被选定部分的访问。这种技术对保证处理器所用的数据的正确是有效的,但由于软件置换算法的执行速度较慢,因而可能严重影响整个数据处理系统的运行性能。(正如这一技术领域的专业技术人员将清楚地看到,这种存储闭锁一般要涉及到很多存储区域,因而既使并没有对某一正在作置换算法分析的存储地址进行访问,也会影响其运行性能。)
为了消除执行置换算法期间主存储器的限制部分,采取了可以在进行置换时无需部分限制主存的措施。根据这种技术,在对某一存储地址进行了置换页面的选择之后,即确定在执行该置换算法期间其页面标题的状态信号有否发生变化,但这种技术方案使得数据处理系统更加复杂化。
因此,需要一种能确定存储器中的现存数据被数据处理系统所要求的新的数据所置换的适宜的存储地址的技术。
本发明的一个目的是提供一个较完善的数据处理系统。
本发明的另一个目的是提出一种按照以与一组数据相关的状态数据为基础的予定标准,在数据处理系统的主存储器中进行该数据组置换的技术。
本发明的另一个目的是提供一种分析法或者一组状态信号,而无需应用软件过程来进行分析。
按照本发明,上述的以及其它的目的的实现是依赖于给数据处理系统提供一个指令,此指令将根据原先的状态信号而产生新的状态信号,同时保证对主存单元的影响减到最小的程度。在一个页面置换过程期间,就将下一个与欲检验其置换可行性的页面相关的解说符传送给处理器。与该指令的执行相关联的是,其置换验定算法是一个作为结果状态信号值的表。页解说符的状态信息被用来在此指令表中选取一个合适的表值。被选出的结果状态信号指明其相应的页面数据是否应被置换,并且此选出的状态信号也被用来指定处理器所需的其它操作。所选出的状态信号被存放在解说符及主存储器中。参照附图阅读了下面的说明后将会领略本发明的上述及其它特点。
附图的简介:
图1为可采用本发明的数据处理系统的方框图;
图2为将主存储器分成多个存储单元组的示意图;
图3a为说明页面解说符表与页表之间关系的示意图;图3b是说明页解说符中毕特位的分配位置;图3c说明页解说符中状态信号的标志;
图4为替换指令的毕特位的位置图;
图5a说明转换表中的表值;图5b为该转换表的应用举例;
图6为执行替换指令的执行单元中的装置的方框图;
图7为说明由软件过程来实现替换指令的流程图;
图8是说明为限制访问而将主存储器划分成区段的情况。
现在参照图1来说明一个应用本发明的数据处理系统。该数据处理系统包括至少一个处理器(图中的处理器10和11),一个主存储器15,至少一个外围接口装置(图中的外围接口装置12和13)以及系统总线19。在图1表示的数据处理系统中,主存储器存储了处理器要处理的数据信号。在系统初始化时,主存储器15中,主存储器的存储空间被分成多个区域,每一区域存储一个予先设定的逻辑信号值。此外,主存储器中还有一定的区域留给文件,这些文件可以被处理器访问。对于多个处理器使用一个共用的主存储器的系统称为“紧密耦合”系统。
现在参照图2以图示方式来说明主存储器的编排方法。一般是在数据处理系统初始化期间来建立这一编排格式。区段21通常留给操作系统、程序以及数据处理系统所需的表格用。主存储器的其余存储单元被分成一些被称之为页面的主存单元组。图2中示出了第1号到第Q号页面。显然,图2所示的是主存储器存储单元配置的一种理想状态。一般说来,区域21将被分别扩散到整个主存装置中,页面的编号是任意的,最好它仅指定主存装置中的一个物理地址。
下面参照图3a、3b和3c来说明对本发明来说特别重要的表的一种编排方式。在图2中,是在数据处理系统初始化期间来建立一个页面解说符31的。每一页面解说符与图2所示的页面23到23中的一个相关联。页面解说符的目的(如同它与本发明的系统)是为了识别目前存储在相应页面中数据的物理地址。这一任务是借助指向页表34以及特别是指向与目前存储在页面中的数据相关的页解说符35的一个指针来完成的。此页面解说符还包括一组说明该页面相对其它页面间的顺序的存储地址。当一页面中的数据被置换时,实现页面间序列化的链节保证在具有刚被替换的数据的页面被检验之前,主存储器中其它所有页面要先被检验。图3b表示了图3a中所示的页解说符35的结构。页解说符包括有处在0-3毕特位置上的状态信号37和处在4-23毕特位置的识别页面的页面号。图3c揭示了最佳实施方案中的状态位的识别。
其中第一位是有效位,指明当数据页存于主存储器中的一页面中时,该页面中的数据。第二位是应用位,在每次相应的页面中的数据被访问时即被置1。第三位是变更位,表示该页面的数据与从该页面提取的数据之间的差别。第4位的状态位现在留着将来再解释。
图4为执行置换算法的指令的结构。第一个16毕特标明指令操作码。第二个16毕特以及可能附加的16毕特数据信号组提供页面解说符指针。最后的四组16毕特容纳转换表。
图5a表示按最佳实施方案实现的转换表表值。该表值以16进制数表示。实际的转换如图5b所示,它表明页解说符的状态信号是如何被置换算法所变更。
下面以图6来说明执行该指令的装置,在一处理器的执行机构中,指令寄存器61装有指令操作码所确定的数据信号。指令寄存器中的这些数据信号被送至译码和控制装置62。译码和控制装置又将这些信号送至寻址装置63。在译码及控制装置62的控制下,检索到并存储在工作寄存器60中的寄存器64的页解说符的状态信号被用作为寻址信号,对与指令有关的转换表寻址。由该状态信号通过寻址装置63所找到的表值给出将被存放在页解说符中的新的状态信号。信号分析单元66被用来指明已识别出一置换页面,并启动存储该页面中所需的信息页的程序。
图7为用于对页解说符进行识别以确定有关页面是否予以替换的流程图。例如,如要执行图4中所述的指令,在步骤700程序开始后,就选择了下一页解说符。这一选择是由图3a所示的链节存储单元34来确定的。在最佳实施例中,链节选定不必经置换算法检验的页解说符。对需进行检验的页解说符的选择,在步骤702由主存储器检索出构成该页解说符部分内容的状态信号。步骤703进行有效位信号分析,如果此有效位信号为负值,那么在步骤704中该页解说符不变化,并且程序回到步骤701以选取下一页解说符。当此有效位信号是正值时,在步骤705应用信号被检验。当检验出该应用信号为正值时,在步骤706,其应用比特位位置变为负值,此新状态信号被存放到主存储器中适当的页解说符位置,然后程序回到步骤701去选择下一个欲检验的解说符,当应用信号为负值时,则在步骤707对修改后的状态信号进行检验,当被修改后的状态信号是正值时,则在步骤708,修改过的毕特位变为负值,同时发出指令将此数据送入与得出该页面数据的数据相一致的页面中。如果修改后的状态信号是负值,则相应的页面就是适于替换的页面。步骤709将状态信号全部变为负值,并将这些值存放到页解说符中的恰当位置。该页解说符变为无效,页面中的数据为所需数据页所置换。该页解说符通过步骤710被修改来表示存储在该页面中的新数据。页解说符在页面顺序中的置换通过页面解说符中的链节和页面中的数据的置换就完成了,即步骤711。
再参照图8,在最佳实施方案中,主存储器由A、B两个控制器来控制。每一个存储控制器控制一半存储单元。在每一个控制器中,有关存储单元区域都被分为多个区段83。对每个区段的访问可由相应的存储控制器来控制。因此,例如当某一个存储单元正处于变更过程时,控制器即可阻止对该特定区段的访问而不必限制对与该存储控制器相应的整个区域的访问。由于成本和复杂的原因,对单个存储区域的访问控制则很少采用。由于这个原因,限制对某一特定存储单元的访问导致了要限制对多个存储单元的访问,而任何对访问的限制都会对数据处理系统的性能带来潜在的影响。
本发明提出了一种确定页替换算法的有效办法来解决处理器在存储单元的内容有可能变化时对主存储器进行访问的问题。这时,在执行该算法时保留的主存部分只保留一段较为短暂的时间,借此来使得对数据处理系统的影响减至最小的程度。它与可能长时间限制对主存部分区段的访问的软件过程不同,一页面是否适于置换是依靠一个指令来决定的,此指令中与该页面相关的状态信号被用来确定一个表的入口地址信号,此表与该指令相关联,该指令的入口可在相当短的时间内被确定。这些新的或最终得出的状态信号可以及时存放到页解说符中。因为这个新的状态信号禁止相应的页面被利用,因此可以不再采用限制对包含有该页面解说符的主存区段访问的存储器结构。这一过程所需的时间很短,从而大大减小了对主存储器可达性的影响,也就大大减小了对数据处理系统的性能的影响。
在软件过程中完成一种算法的重要特点在于过程的灵活性。例如,如果希望对一状态信号作不同的说明,可对此过程的步骤作相应的改变,就可达到改变其说明的效果。可清楚地看到,在本发明中由于一组状态信号指向该指令的区域,因而仍保留了上述的灵活性。借助改变信号组合,就可维持其灵活性。
上述的说明用以说明该最佳实施方案的运行,这并不限制本发明的范围。本发明的范围仅由下面的权利要求来限定。根据前面的讨论,熟悉本技术领域的人员将会很容易地想到许多属于本发明主题范围内的方案。
Claims (19)
1、一个数据处理系统,其中的多个存储单元的每一个都具有与之相关联的多个状态信号,用来对所说的状态信号进行一种算法处理而确定获得的新的状态信号的装置包括:
一个用于执行所说的算法的指令,该指令中存储有所说的新的状态信号;
一个用于存放所说的状态信号的第一存储单元;
一个用于所说的新的状态信号于一个表中的第二存储单元;和
寻址装置,响应于所说的指令,利用所说的被存储的状态信号来对所说的表结构中的项进行寻址,一种所说的被存储的状态信号和所说的实现所说算法的表结构项目之间的关系。
2、用于确定权利要求1的新状态信号的装置,其中所说的状态信号与一数据的页面相对应,所说的算法判别何时一数据页面可用一新的数据页面来置换。
3、用于确定权利要求2的新状态信号的装置,进一步还包括按照所选取的新的状态信号来以一新的数据页面置换与所说的被存储的状态信号相关的所说的数据页面的装置。
4、用于确定权利要求2的新状态信号的装置,其中第一个所说的状态信号涉及所说的相应的数据页面的应用,第二个所说的状态信号涉及所说的相应的数据页面的修改。
5、在一数据处理系统中,一个确定所说的数据系统的主存储器何时进行页面置换的方法,包括有下列步骤:
由主存储中检索第一指令执行所说的置换决定,所说的第一指令具有一组与之相关的状态信号;
将所说的第一指令状态信号组存入一个表中;
检索出一个与所选页面相关的页解说符;
利用与所说的页解说符相关的状态信号来访问所说的指令状态信号表中的一项;和
判别何时所说的被访问的指令状态信号组指出所说的相应页面可以置换。
6、确定何时置换页面的方法的权利要求5,进一步还包括以所说的解说符中的所说的指令表值来置换所说的状态信号的步骤。
7、确定何时置换页面的方法的权利要求5,进一步还包括当所检索的页解说符不适于置换时,检索一个在最长的时间间隔内来检验其置换性的解说符的步骤。
8、确定何时置换页面的方法的权利要求5,进一步还包括将所说的状态信号与所说的页面的应用,正确性和变更相关联的步骤。
9、一个具有将数据存储在主存储器中的页面的数据处理系统,其中在一处理器中用来确定何时一页数据信号何时能被置换的装置包括有:
与所说处理器相关联的用于检索一个指令的检索装置,所说的指令包含有许多项,其中所说的许多项被存放在所说的处理器中,所说的检索装置至少检索一与所说的数据信号页之一相关的解说符的一个予定字段,其中所说的解说符的予定字段被存放在所说的处理器中;
寻址装置,按照所说的存储的予定字段来选择解说符的字段来组成一地址字段,所说的寻址装置是利用所说的地址字段来寻找一予定的项目,所说的予定项目为一置换解说符字段;和
判定装置,用来按照所说的置换字段的内容给所说的处理器提供一指明何时一数据信号页可被置换的信号。
10、权利要求9中的页置换装置进一步包括有将所说解说符中的置换字段存储到主存储器的装置。
11、权利要求9的页置换装置,其中所说的检索装置在当所说的判定装置指明该页面字段不能被置换时,至少检索一个下一个解说符的一个予定字段。
12、权利要求11的页置换装置,其中所说的下一个解说符是指已经在最长的时间间隔内没有一个所说的字段被置换的解说符。
13、权利要求9中的页置换装置,其中至少一个所说的字段包含有多个状态信号,所说的状态信号中的一个表示所说的数据信号页的应用。
14、权利要求10中的页置换装置,其中所说的存放所说的解说符的主存储器的部分,在指令作用期间不能被所说的数据处理系统的其余部分利用。
15、在一数据处理系统中,一个用于使处理器确定一被选的页面能否被置换而无需软件程序作用的指令包括:
一个第一字段;
一个第二字段,所说的第一字段使得该处理器检索并存储至少一个与所说页面相关解说符的第一字段,一个被所说的第二字段指明的所说解说符的存放区域;和
一个含有多项的第三字段,所说的第三字段存放在所说的处理器中,所说的第一字段使得所说的处理器选择指令项目的一个,所说的被选择的指令项目确定何时所说的相应页面应被置换。
16、权利要求15中的确定页面置换的指令,其中所说的被选择的指令项目为一置换所说的第一解说符字符的置换字段,所说的置换字段和所说的解说符一起被存放在所说的主存储器中。
17、权利要求15的确定页面置换的指令,其中所说的第一解说符字段包括有多个指明页面状态的逻辑信号。
18、权利要求17的确定页面置换的指令,其中所说的状态信号可指明所说页面中数据的正确性,可指明所说页面的应用,并可指明所说页面的修改。
19、权利要求15的确定页面置换的指令,其中所说的指令项目被存放在一存储机构中,所说的第一字段使得所说的处理器根据所说的第一解说符字段中的逻辑信号来选择所说的存储机构中的一个地址。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US869,146 | 1986-05-30 | ||
US06/869,146 US4833603A (en) | 1986-05-30 | 1986-05-30 | Apparatus and method for implementation of a page frame replacement algorithm in a data processing system having virtual memory addressing |
Publications (2)
Publication Number | Publication Date |
---|---|
CN87104487A true CN87104487A (zh) | 1988-02-17 |
CN1010715B CN1010715B (zh) | 1990-12-05 |
Family
ID=25353012
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN87104487A Expired CN1010715B (zh) | 1986-05-30 | 1987-05-30 | 在虚拟存储系统中进行页面置换的装置和方法 |
Country Status (19)
Country | Link |
---|---|
US (1) | US4833603A (zh) |
EP (1) | EP0250876B1 (zh) |
KR (1) | KR930009092B1 (zh) |
CN (1) | CN1010715B (zh) |
AR (1) | AR244897A1 (zh) |
AT (1) | ATE100613T1 (zh) |
AU (1) | AU597666B2 (zh) |
BR (1) | BR8702715A (zh) |
CA (1) | CA1284390C (zh) |
DE (1) | DE3788824T2 (zh) |
DK (1) | DK276887A (zh) |
ES (1) | ES2049721T3 (zh) |
FI (1) | FI90805C (zh) |
IL (1) | IL82681A0 (zh) |
IN (1) | IN167131B (zh) |
MX (1) | MX171149B (zh) |
NO (1) | NO174311C (zh) |
PH (1) | PH25271A (zh) |
YU (1) | YU99187A (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2778786B2 (ja) * | 1990-03-02 | 1998-07-23 | 富士通株式会社 | データ更新・復元処理方式 |
US5386538A (en) * | 1991-04-30 | 1995-01-31 | Texas Instruments Incorporated | Data cache access for signal processing systems |
US5740448A (en) * | 1995-07-07 | 1998-04-14 | Sun Microsystems, Inc. | Method and apparatus for exclusive access to shared data structures through index referenced buffers |
US6763424B2 (en) | 2001-01-19 | 2004-07-13 | Sandisk Corporation | Partial block data programming and reading operations in a non-volatile memory |
US6782464B2 (en) | 2001-07-17 | 2004-08-24 | International Business Machines Corporation | Mapping a logical address to a plurality on non-logical addresses |
US7242682B1 (en) | 2002-10-09 | 2007-07-10 | Storage Technology Corporation | Hardware frame modifier apparatus and method for storage virtualization |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1548401A (en) * | 1975-10-08 | 1979-07-11 | Plessey Co Ltd | Data processing memory space allocation and deallocation arrangements |
US4084230A (en) * | 1976-11-29 | 1978-04-11 | International Business Machines Corporation | Hybrid semiconductor memory with on-chip associative page addressing, page replacement and control |
WO1984002784A1 (en) * | 1982-12-30 | 1984-07-19 | Ibm | Virtual memory address translation mechanism with controlled data persistence |
-
1986
- 1986-05-30 US US06/869,146 patent/US4833603A/en not_active Expired - Lifetime
-
1987
- 1987-05-27 IL IL82681A patent/IL82681A0/xx not_active IP Right Cessation
- 1987-05-27 ES ES87107745T patent/ES2049721T3/es not_active Expired - Lifetime
- 1987-05-27 AT AT87107745T patent/ATE100613T1/de not_active IP Right Cessation
- 1987-05-27 BR BR8702715A patent/BR8702715A/pt not_active Application Discontinuation
- 1987-05-27 EP EP87107745A patent/EP0250876B1/en not_active Expired - Lifetime
- 1987-05-27 DE DE3788824T patent/DE3788824T2/de not_active Expired - Fee Related
- 1987-05-28 PH PH35314A patent/PH25271A/en unknown
- 1987-05-29 KR KR1019870005362A patent/KR930009092B1/ko not_active IP Right Cessation
- 1987-05-29 DK DK276887A patent/DK276887A/da not_active Application Discontinuation
- 1987-05-29 NO NO872263A patent/NO174311C/no unknown
- 1987-05-29 CA CA000538415A patent/CA1284390C/en not_active Expired - Lifetime
- 1987-05-29 MX MX006711A patent/MX171149B/es unknown
- 1987-05-29 AR AR87307722A patent/AR244897A1/es active
- 1987-05-29 FI FI872396A patent/FI90805C/fi not_active IP Right Cessation
- 1987-05-29 YU YU00991/87A patent/YU99187A/xx unknown
- 1987-05-30 CN CN87104487A patent/CN1010715B/zh not_active Expired
- 1987-06-01 AU AU73693/87A patent/AU597666B2/en not_active Ceased
- 1987-06-12 IN IN185/BOM/87A patent/IN167131B/en unknown
Also Published As
Publication number | Publication date |
---|---|
FI872396A0 (fi) | 1987-05-29 |
FI872396A (fi) | 1987-12-01 |
DE3788824D1 (de) | 1994-03-03 |
DK276887A (da) | 1987-12-01 |
IN167131B (zh) | 1990-09-01 |
BR8702715A (pt) | 1988-03-01 |
NO174311C (no) | 1994-04-13 |
PH25271A (en) | 1991-03-27 |
NO872263L (no) | 1987-12-01 |
IL82681A0 (en) | 1987-11-30 |
CN1010715B (zh) | 1990-12-05 |
ATE100613T1 (de) | 1994-02-15 |
CA1284390C (en) | 1991-05-21 |
NO174311B (no) | 1994-01-03 |
DE3788824T2 (de) | 1994-07-14 |
NO872263D0 (no) | 1987-05-29 |
EP0250876A3 (en) | 1990-04-25 |
YU99187A (en) | 1990-06-30 |
FI90805C (fi) | 1994-03-25 |
US4833603A (en) | 1989-05-23 |
DK276887D0 (da) | 1987-05-29 |
FI90805B (fi) | 1993-12-15 |
KR870011534A (ko) | 1987-12-24 |
MX171149B (es) | 1993-10-05 |
ES2049721T3 (es) | 1994-05-01 |
EP0250876A2 (en) | 1988-01-07 |
KR930009092B1 (ko) | 1993-09-22 |
EP0250876B1 (en) | 1994-01-19 |
AU597666B2 (en) | 1990-06-07 |
AR244897A1 (es) | 1993-11-30 |
AU7369387A (en) | 1987-12-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4525777A (en) | Split-cycle cache system with SCU controlled cache clearing during cache store access period | |
US4550367A (en) | Data processing system having hierarchical memories | |
CN1254424A (zh) | 存储器访问保护 | |
JPH02178730A (ja) | 分割法を用いた内部ソート方式 | |
CN1707694A (zh) | 用于多线程流水线总线系统的存储控制器 | |
JPH05224822A (ja) | 集合型記憶装置 | |
WO2006095356A1 (en) | A method of logging transactions and a method of reversing a transaction | |
JP3099930B2 (ja) | ディスクアレイ装置 | |
CN87103852A (zh) | 部分写控制装置 | |
CN87104487A (zh) | 在具有虚拟存储地址的数据处理系统中进行页面置换的装置和方法 | |
US5710937A (en) | Sorting apparatus | |
US7130857B2 (en) | Method for accessing a memory unit in which sequences of notes are stored, corresponding memory unit and corresponding program | |
EP0662651B1 (en) | Improved finite state machine for process control | |
JPH0239225A (ja) | ファイルシステム | |
JPS6143338A (ja) | 連想技術を使用して稀薄なデータベースをサーチする方法 | |
JPH07302187A (ja) | データソーティング方法及びソーティング装置 | |
JPS60169946A (ja) | タスク制御方式 | |
JPH04155546A (ja) | マルチボリュームファイル処理方法 | |
JPH05173846A (ja) | 障害解析情報トレース方法 | |
JPH0232438A (ja) | キャッシュ付入出力制御装置 | |
JPS62125449A (ja) | キヤツシユメモリ方式 | |
JPS5829046A (ja) | メモリソーティング回路 | |
JPH01228022A (ja) | 二次元データ格納方式 | |
JPH01158547A (ja) | データファイル装置のバッファ管理方式 | |
JPH04251472A (ja) | ディスク記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C13 | Decision | ||
GR02 | Examined patent application | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |