KR870011534A - 가상 메모리 어드레싱을 채택한 데이타 처리시스템에서의 페이지 프레임 교체장치 및 방법 - Google Patents

가상 메모리 어드레싱을 채택한 데이타 처리시스템에서의 페이지 프레임 교체장치 및 방법 Download PDF

Info

Publication number
KR870011534A
KR870011534A KR870005362A KR870005362A KR870011534A KR 870011534 A KR870011534 A KR 870011534A KR 870005362 A KR870005362 A KR 870005362A KR 870005362 A KR870005362 A KR 870005362A KR 870011534 A KR870011534 A KR 870011534A
Authority
KR
South Korea
Prior art keywords
field
descriptor
page frame
signals
data
Prior art date
Application number
KR870005362A
Other languages
English (en)
Other versions
KR930009092B1 (ko
Inventor
엠. 몰간티 빅터
비. 게이어 제임즈
Original Assignee
루이스 피. 엘빈저
허니웰 뷸 인코오포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 루이스 피. 엘빈저, 허니웰 뷸 인코오포레이티드 filed Critical 루이스 피. 엘빈저
Publication of KR870011534A publication Critical patent/KR870011534A/ko
Application granted granted Critical
Publication of KR930009092B1 publication Critical patent/KR930009092B1/ko

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/08Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/12Replacement control
    • G06F12/121Replacement control using replacement algorithms
    • G06F12/123Replacement control using replacement algorithms with age lists, e.g. queue, most recently used [MRU] list or least recently used [LRU] list
    • G06F12/125Replacement control using replacement algorithms with age lists, e.g. queue, most recently used [MRU] list or least recently used [LRU] list being generated by decoding an array or storage
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/08Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Abstract

내용 없음

Description

가상 메모리 어드레싱을 채택한 데이타 처리시스템에서의 페이지 프레임 교체장치 및 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도는 본 발명을 이용할 수 있는 데이타 처리 시스템의 블록도.
제 2 도는 주 메모리 유닛을 다수의 메모리 위치 그룹들로 분할하여 도시한 다이아 그램.
제 3 a도는 페이지 프레임 디스크립터 테이블과 페이지 테이블간의 관계를 도시한 다이아그램.
제 3 b도는 페이지 디스크립터 비트 위치들의 할당을 도시한 다이아그램.
제 3 c도는 상기 페이지 디스크립터 내의 상태 신호들을 도시한 다이아그램.

Claims (19)

  1. 다수의 각 메모리 위치들에 다수의 관련 상태 신호들이 기억된 데이타 처리 시스템에 있어서, 알고리듬을 상기상태 신호들에 공급하는 것으로 인해 새로운 상태 신호들을 결정해야하는 장치는
    새로운 상태 신호들을 기억하고 상기 알고리듬을 실행하기 위한 명령,
    상기 상태 신호들을 기억하기 위한 제 1 저장소,
    상기 새로운 상태 신호들을 테이블로 기억하기 위한 제 2 저장장소,
    상기 명령에 응답하고,
    상기 기억된 상태 신호들을 이용하여 상기 기억된 상태 신호들과 상기 알고리듬을 실행하는 테이블 구조의 엔트리와의 관계인 상기 테이블 구조에서 엔트리를 어드레스하기 위한 어드레싱 장치를 구비하는 것을 특징으로하는 데이타 처리시스템,
  2. 제 1 항에 있어서,
    상기 상태 신호들은 데이타 페이지 프레임에 관련되고, 상기 알고리듬은 데이타 페이지 프레임의 새로운 데이타 페이지 프레임으로 교체될 수 있는 시기를 식별하는 것을 특징으로하는 데이타 처리 시스템.
  3. 제 2 항에 있어서,
    선택된 새로운 상태 신호에 응답해서 상기 기억된 상태신호들과 결합된 상기 데이타 페이지 프레임을 새로운 데이타 페이지 프레임으로 교체시키는 장치를 아울러 구비하는 것을 특징으로하는 데이타 처리 시스템.
  4. 제 2 항에 있어서,
    제 1 상태 신호들은 결합된 데이타 페이지 프레임의 사용과 관련하고, 제 2 상태 신호들은 결합된 데이타 페이지 프레임의 변경과 관련하는 것을 특징으로 하는 데이타 처리 시스템.
  5. 데이타 처리 시스템에 있어서 상기 데이타 처리 시스템의 주메모리내에서의 페이지 프레임 교체시기를 판단하는 방법은
    상기 교체시기를 결정하기 위해 주 메모리로부터 상태채 그룹신호들과 결합된 제 1 명령을 검색해내는단계
    상기 상태 신호 그룹들의 제 1 명령을 테이블로 기억하는 단계,
    선택된 페이지 프레임에 결합된 페이지 디스크립터를 검색하는 단계,
    상기 디스크립터에 결합된 상태 신호들을 사용해서 상기 상태 신호 그룹인 상기 명령내의 엔트리를 액세스하는 단계 및,
    상기 액세스된 명령 상태 신호 그룹이 교체가능한 관련페이지 프레임을 식별해내는 시기를 알리는 단계를 구비하는 것을 특징으로하는 페이지 프레임 교체시기 판단방법.
  6. 제 5 항에 있어서,
    상기 상태 신호들을 상기 디스크립터내의 테이블 엔트리로 교체시키는 단계를 아울러 구비하는 것을 특징으로하는 페이지 프레임의 교체시기 판단 방법.
  7. 제 5 항에 있어서,
    검색된 페이지 디스크립터가 교체용으로 적합하지 않을때 가장 긴 시간동안 교체여부가 검사되지 않은 디스크립터를 검색하는 단계를 아울러 구비하는 것을 특징으로하는 페이지 프레임의 교체시기 판단방법.
  8. 제 5 항에 있어서,
    상기 상태 신호들을 상기 페이지 프레임의 사용, 유효 및 수정비트들과 결합시키는 단계를 아울러 구비하는 것을 특징으로 하는 페이지 프레임의 교체시기 판단 방법.
  9. 주 메모리 내에 페이지 프레임 기억 데이타를 기억시킨 데이터 처리 시스템에 있어서, 데이타 신호들의 페이지 교체시기를 판단하기 위한 프로세서 장치는
    명령을 검색하기 위해 상기 프로세서에 결합된 검색 장치를 구비하는데, 상기 명령은 다수 개의 엔트리를 포함하고, 각 엔트리는 상기 프로세서내에 기억되고, 상기 검색 장치는 상기 데이타 페이지 신호들중 한 신호에 결합된 적어도 한 디스크립터의 기설정 필드를 검색하고, 상기 기설정된 필드는 상기 프로세서내에 기억되어 있으며,
    상기 선택된 디스크립터 필드의 기설정된 필드에 응답해서 어드레스 필드를 형성하기 위한 어드레싱 장치를 구비하는데, 상기 어드레싱 장치는 상기 어드레스 필드를 이용해서 엔트리들중에서 기설정된 한 엔트리를 어드레스하고, 상기 기설정된 엔트리는 교체 디스크립터 필드가 되는 것을 특징으로하는 데이타처리 시스템.
  10. 제 9 항에 있어서,
    상기 장치는 주 메모리에 상기 디스크립터의 교체 필드를 기억시키기 위한 장치를 아울러 구비하는 것을 특징으로 하는 데이타 처리시스템.
  11. 제 9 항에 있어서,
    상기 검색 장치는 상기 교체 시기 판정 장치가 데이타 페이지 필드의 교체불능을 지시할때 적어도 후속 디스크립터의 기설정된 필드를 검색하는 것을 특징으로하는 데이타 처리 시스템.
  12. 제11항에 있어서,
    상기 후속 디스크립터는 최대 주기동안 교체되는 필드를 하나도 갖지 않은 디스크립터인 것을 특징으로 하는 데이타 처리시스템.
  13. 제 9 항에 있어서,
    상기 필드는 다수의 상태 신호들을 포함하고, 상기 상태 신호들중 한 상태신호는 상기 데이타 신호들의 페이지 지시용인 것을 특징으로 하는 데이타 처리 시스템.
  14. 제10항에 있어서,
    상기 디스크립터를 기억하는 주 메모리의 일부분은 상기 명령 실행중에는 상기 데이타 처리 시스템의 나머지 소자들과는 무관한 것을 특징으로 하는 데이타 처리 시스템.
  15. 데이타 처리 시스템에 있어서, 프로세서로 하여금 선택된 페이지 프레임이 소프트웨어 프로그램 없이도 교체가능한지를 판단하게 하는 명령은
    제 1 필드를 구비하고,
    제 2 필드를 구비하는데, 상기 제 1 필드는 상기 프로세서로 하여금 상기 페이지 프레임에 결합된 디스크립터의 적어도 제 1 필드를 검색하고 기억시키며, 상기 디스크립터 위치는 상기 제 2 필드에 의해 식별되고
    다수개의 엔트리를 포함한 제 3 필드를 구비하는데, 상기 제 3 필드는 상기 프로세서에 기억되고, 상기 제 3 필드는 상기 프로세서로 하여금 상기 명령 엔트리들 중 하나를 선택하게 하고, 상기 선택된 엔트리는 관련 페이지 프레임의 교체시기를 결정하는 것을 특징으로하는 데이타 처리시스템.
  16. 제15항에 있어서,
    상기 선택된 엔트리는 상기 제 1 디스크립터 필드와 교체가능한 교체필드이고, 상기 교체 필드는 상기디스크립터와 함께 상기 주 메모리내에 기억되는 것을 특징으로 하는 데이타 처리 시스템.
  17. 제15항에 있어서,
    상기 제 1 디스크립터 필드는 상기 페이지 프레임 상태를 결정하는 다양한 논리 신호들을 포함하는 것을 특징으로하는 데이타 처리 시스템.
  18. 제17항에 있어서,
    상기 상태 신호들은 상기 페이지 프레임내의 데이타 타당성,
    상기 페이지 프레임의 사용 및 상기 페이지 프레임의 수정을 나타내는 것을 특징으로하는 데이타 처리 시스템.
  19. 제15항에 있어서,
    상기 명령 엔트리들은 메모리 유닛에 기억되고, 상기 제 1 필드는 상기 프로세서도 하여금 상기 제 1 디스크립터 필드내의 신호들에 의해 결정된 상기 주 메모리 유닛에서 어드레스를 선택하게끔 한것을 특징으로하는 데이타 처리 시스템.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019870005362A 1986-05-30 1987-05-29 가상 메모리 어드레싱을 채택한 데이타 처리 시스템에서의 페이지 프레임 교체 장치 및 방법 KR930009092B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US869,146 1986-05-30
US06/869,146 US4833603A (en) 1986-05-30 1986-05-30 Apparatus and method for implementation of a page frame replacement algorithm in a data processing system having virtual memory addressing

Publications (2)

Publication Number Publication Date
KR870011534A true KR870011534A (ko) 1987-12-24
KR930009092B1 KR930009092B1 (ko) 1993-09-22

Family

ID=25353012

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870005362A KR930009092B1 (ko) 1986-05-30 1987-05-29 가상 메모리 어드레싱을 채택한 데이타 처리 시스템에서의 페이지 프레임 교체 장치 및 방법

Country Status (19)

Country Link
US (1) US4833603A (ko)
EP (1) EP0250876B1 (ko)
KR (1) KR930009092B1 (ko)
CN (1) CN1010715B (ko)
AR (1) AR244897A1 (ko)
AT (1) ATE100613T1 (ko)
AU (1) AU597666B2 (ko)
BR (1) BR8702715A (ko)
CA (1) CA1284390C (ko)
DE (1) DE3788824T2 (ko)
DK (1) DK276887A (ko)
ES (1) ES2049721T3 (ko)
FI (1) FI90805C (ko)
IL (1) IL82681A0 (ko)
IN (1) IN167131B (ko)
MX (1) MX171149B (ko)
NO (1) NO174311C (ko)
PH (1) PH25271A (ko)
YU (1) YU99187A (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2778786B2 (ja) * 1990-03-02 1998-07-23 富士通株式会社 データ更新・復元処理方式
US5386538A (en) * 1991-04-30 1995-01-31 Texas Instruments Incorporated Data cache access for signal processing systems
US5740448A (en) * 1995-07-07 1998-04-14 Sun Microsystems, Inc. Method and apparatus for exclusive access to shared data structures through index referenced buffers
US6763424B2 (en) 2001-01-19 2004-07-13 Sandisk Corporation Partial block data programming and reading operations in a non-volatile memory
US6782464B2 (en) 2001-07-17 2004-08-24 International Business Machines Corporation Mapping a logical address to a plurality on non-logical addresses
US7242682B1 (en) 2002-10-09 2007-07-10 Storage Technology Corporation Hardware frame modifier apparatus and method for storage virtualization

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1548401A (en) * 1975-10-08 1979-07-11 Plessey Co Ltd Data processing memory space allocation and deallocation arrangements
US4084230A (en) * 1976-11-29 1978-04-11 International Business Machines Corporation Hybrid semiconductor memory with on-chip associative page addressing, page replacement and control
WO1984002784A1 (en) * 1982-12-30 1984-07-19 Ibm Virtual memory address translation mechanism with controlled data persistence

Also Published As

Publication number Publication date
FI872396A0 (fi) 1987-05-29
FI872396A (fi) 1987-12-01
DE3788824D1 (de) 1994-03-03
CN87104487A (zh) 1988-02-17
DK276887A (da) 1987-12-01
IN167131B (ko) 1990-09-01
BR8702715A (pt) 1988-03-01
NO174311C (no) 1994-04-13
PH25271A (en) 1991-03-27
NO872263L (no) 1987-12-01
IL82681A0 (en) 1987-11-30
CN1010715B (zh) 1990-12-05
ATE100613T1 (de) 1994-02-15
CA1284390C (en) 1991-05-21
NO174311B (no) 1994-01-03
DE3788824T2 (de) 1994-07-14
NO872263D0 (no) 1987-05-29
EP0250876A3 (en) 1990-04-25
YU99187A (en) 1990-06-30
FI90805C (fi) 1994-03-25
US4833603A (en) 1989-05-23
DK276887D0 (da) 1987-05-29
FI90805B (fi) 1993-12-15
MX171149B (es) 1993-10-05
ES2049721T3 (es) 1994-05-01
EP0250876A2 (en) 1988-01-07
KR930009092B1 (ko) 1993-09-22
EP0250876B1 (en) 1994-01-19
AU597666B2 (en) 1990-06-07
AR244897A1 (es) 1993-11-30
AU7369387A (en) 1987-12-03

Similar Documents

Publication Publication Date Title
US5317705A (en) Apparatus and method for TLB purge reduction in a multi-level machine system
US4400774A (en) Cache addressing arrangement in a computer system
KR870011524A (ko) 마이크로프로세서칩의 스택프레임캐시
KR960011712A (ko) 데이타처리장치
JPH07506923A (ja) キャッシュ管理を動的に制御するためのシステム及び方法
KR920013131A (ko) 내용 주소화 메모리용 우선 변환 참조 버퍼의 공간 절약을 위한 장치 및 방법
JPH0689221A (ja) コンピュータ・システムにおけるメモリ管理方法及び装置
KR930005200A (ko) 메모리 모듈, 메모리 모듈의 제어방법 및 메모리 모듈을 사용하기 위한 고장비트 테이블을 설정하기 위한 방법
NL8105849A (nl) Informatie-verwerkende inrichting.
US4737909A (en) Cache memory address apparatus
JPH07113903B2 (ja) キャッシュ記憶制御方式
GB1124017A (en) Data storage apparatus
KR870011534A (ko) 가상 메모리 어드레싱을 채택한 데이타 처리시스템에서의 페이지 프레임 교체장치 및 방법
KR950033947A (ko) 프린터 및 캐시 메모리 공간 할당 방법
JPS6184753A (ja) バツフアメモリ
KR880011663A (ko) 메모리 관리장치와 이 장치에서 사용하기 위한 방법 및 이 장치를 가지고 있는 시스템
EP0437558B1 (en) Computer with cache
KR920005296B1 (ko) 정보처리장치
JPH0421223B2 (ko)
JP2583403B2 (ja) バッキングストア管理方式
JPS6417138A (en) Main memory control system
JPS603224B2 (ja) ペ−ジ・バツフア・メモリにおけるペ−ジ格納域数調整用デ−タ作成方式
KR890007165A (ko) 가상적으로 어드레스된 통합 캐시의 다중모우드 제어
JPH04288647A (ja) キャッシュメモリにおける置き換え制御装置
JPS63240649A (ja) デ−タ処理装置

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee