JPS62125449A - キヤツシユメモリ方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は４ＪＬ数のフ゛ログラムが走行する処理装置に
おけるキャッシュメモリ方式に関する。

〔従来の技術〕

従来のキャッシュメモリ方式は、大容量の主記憶装置に
対して、高速小容量のキャッシュメモリを用意し、両者
を１６〜６４バイト程度の大きさで複数のブロックに分
割して使用している。

従来の一例を第３図を参照して説明する。同図において
処理装置９０は主記憶装置９１に対するキャッシュメモ
リ９２並びにキャッシュメ七す９２へ記憶した内容の主
記憶装置９１での記憶場所であるブロック番号を記憶し
た索引表９３を壱する。

主記憶ｋｔ９１およびキャッシュメモリ９２は例えば１
６バイトのブロックに分割ちれ両者共に番号Ｏから番号
（へ−１）のコラム番号を付与されたＮ行のコラムを有
する。主記憶装置９１は各コラムごとに番号Ｏから番号
（Ｍ−１）のブロック曹号を付与ちれたＭ１面のブロッ
クを、またキャッシュメモリ９２は番号Ｏから番号（Ｌ
−１）のブロック番号を付与されたＬ個のブロックを、
それぞれ有する。処理装置９０が主記憶装置９１のブロ
ックの内容をキャッシュメモリ９３に転送するときは必
ず同一コラム番号上の領域に誓込み、主記憶装置９１の
どのブロックがキャッシュメモリのどのブロックに書込
まれたかをコラムごとに索引表９３に記憶する。すなわ
ち、図示したように、索引表９３のブロック番号Ｏ・１
・・・・・・Ｌ−１に対するコラム番号１での内容に番
号１・Ｍ−１・・・・・・２が書込まれているとき、キ
ャッシュメモリ９２のコラム番号１に対するブロック番
号０・１・・・・・・Ｌ−１の内容はそれぞれ上記１ｉ
装置９１の索引表９３から取出した番号１・Ｍ−１・・
・・・・２に対応するブロック番号のコラム１に記憶さ
れた各ブロックの内容、すなわちデータ情報に−Ｒ・・
・・・・Ｌか記憶されている。処理装ｆｆ１９０は索引
表９３を参照すれば所要の情報（主記憶装置９１に記憶
されたブロック番号で指定される）がキャッシュメモリ
９２に記憶されているか否かを調査でき、記憶δれてい
れば上記憶装＃Ｌ９１から読出す代シに高速のキャッジ
−メモリ９２から所要のデータ情報を胱出しできる。従
って、処理装置１ｌｌｉ：９０は、プログラムが走行す
るとき索引表９３のどこにも登録されていないアドレス
が出現したとき未使用ブロックを捜し、そのブロックに
登録する。次いで同じアドレスが出現したとき、処理装
置９０はキャッシュメモリ９２のブロックの呼出しがで
きるので、主記憶装置から呼出すのに較べ、はるかに高
速な呼出しが可能となる。をきブロックがない場合、処
理装置は吐出頻度を計数し吐出頻度の少ないブロックを
選択してブロックの内容をｆｉシ＜主記憶装置から取出
したデータで置き換える。すなわち、キャッシュメモリ
はその時点で呼出頻度の高いデータか格納されている。

特に、プログラムが同一処理を繰返すループを形成する
場合この範囲の命令がキャッシュメモリに留ま９、ルー
プで形成されたプログラムの処理スピードが高速化され
る。

キャッシュメモリの制御については情報処理ハンドブッ
ク（情報処理学会編）の記憶制御方式の章に一例が説明
されている。

〔発明か解決しようとする問題点〕

上述した従来のキャッシュメモリ方式は一つの主記憶装
置に対して一つのキャッシュメモリを設け、プログラム
の規模により経済的なキャッシュメモリのプログラム数
ヲ決定している。従って、プログラム上に複数のループ
処理が存在するとき、若しくはループ処理の間に多数の
命令が存在するとき一つのループ処理が終了した後に他
の命令が走行することによりキャッシュメモリの内容が
後者の他の命令に関する内容に置き換わり再び前者のル
ープ処理に入ったとき、処理ｔｃ置は所要の情報φデー
タをキャッジ−メモリからではなく改めて主記憶装置か
ら呼出さなくてはならないので、キャッシュメモリ方式
の特徴である処理時間の短縮の効果が薄れ、各ループ処
理のループ回数が少ない場合には処理効率の低下が無視
できないという問題点があった。

〔問題を解決するための手段〕

本発明のキャッジ−メモリ方式は、複数のプログラムが
走行する処理装置および主記憶装置が、前記プログラム
のすべてに付与したプログラム種別ごとに設けたキャッ
シュメモリと、走行中のプログラムのプログラム種別を
指示する指示手段と、指示手段により指示されたキャッ
シュメモリのブロックに対してブロックの記憶内容（例
えはデータ情報）の置換制御を実行する制御手段とを有
する。

〔実施例〕

次に本発明のキャッシュメモリ方式について図面を参照
して説明する。

第１図は本発明の一実施例を示すブロック図である。処
理装［１０は主記憶装置１１の記憶領域から読出して機
能処理動作に使用したデータ情報Ｓ−Ｔをキャッシュメ
モリ１２Ａ・１２Ｐに記憶すると共に索引表１３Ａ−１
３Ｐにはキャッシュメモ！Ｊ１２Ａ・１２Ｐに記憶した
データ情報Ｓ・Ｔが主記憶装置のどの位置に記憶されて
いたかを記録する。

主記憶１ｆｉｉｌｌおよびキャッシュメモリ１２Ａ・１
２Ｐは記憶領域を所定の大きさの記憶ブロックに分割し
てデータ情報Ｓ−Ｔを記録する。主記憶装置１１は多数
の記憶ブロックを有し、各プロックには、ブロック番号
が付与されてる。第１図ではブロック番号８・１６の記
憶ブロックにデータ情報Ｓ・Ｔが記憶されていることを
示す。キャッシュメモ１Ｊ１２Ａ・は処理装置１０の機
能処理動作で走行するプログラムの一つに付与したプロ
グラム種別（８）に対応して機能する。グログラムＡか
走行するとき主記憶ｖｃ［１１から読出したデータ情報
Ｓがキャッシュメモ！Ｊ１２Ａのブロック番号１ｏに記
憶されている。索引表１３Ａはプログラム種別置に対応
して設けられ、キャッシュメモＩＪ１２Ａに記憶された
データ情報Ｓが主記憶装置Ｊ１１１のブロック番号８に
記憶されていることを記録する。

同様にグログラム種別（ト）に対してキャッシュメモ’
Ｊ１２Ｐ′＆よび索引表１３Ｐか備えられ、ブロック番
号１６．索引番号５にデータ情報Ｔが記憶される。従っ
て処理装［１０はプログラムＡを走行させる主記憶装置
１１からデータ情報Ｓを読出すとき主記憶装置１１から
データ情報Ｓの記憶ブロックのアドレスとなるブロック
番号８により、まず索引表１３Ａを呼出して索引番号を
順次検索してデータとしてブロック番号８を記録した索
引番号１０？索引し、次いでキャツシュメモ１Ｊ１２Ａ
索引表１３Ａから索引した索引番号１０の記憶ブロック
からデータ情報Ｓを耽出す。キャッシュメモＩＪ　１２
　Ｐのデータ情報Ｔの読出し手順も上述のデータ情報Ｓ
の場合と同様である。

処理装＊ｉｏがプログラムＡ−Ｐｉ走行中のときプログ
ラム種別（５）・（Ｐ）を指定するのが指示手段１０１
である。制御手段１０２は走行のグログラム種別を指示
手段１０１に通矧すると共に主記憶装置１１およびキャ
ッシュメモ’Ｊ１２Ａ・１２Ｐへの胱出し、曹込み等の
処理を制御する。

次に、第２図は走行グログラムとキャッシュメモリとの
関係の一例を示すフローチャートでめる。

第２図に第１図を併わせ参照して複数のキャッシュメモ
リに関する説明を加える。

処理装ｆｋｌＯはプログラムＡに次いでプログラムＢを
走行させる。プログラムＢの結果を判断し、処理が未完
のとき処理装置１０は完了するまでグログラムＢを繰返
し、いわゆるループ走行させる。

プログラムＢによる処理が完了したとき処理装置１０は
次のプログラムＡを走行させ、次いでプログラムＰを前
記のプログラムＢの場合と同様にループ走行させること
によ多処理を完了させて次のプログラムＡに進む。処理
装置１０はプログラムＡを走行中に主記憶装置１１から
データ情報Ｓを胱出すときはまず索引表１３Ａからブロ
ック番号８をもってキャッシュメモリ１２Ａのアドレス
情報となる索引番号１０を索引しこの索引した索引番号
１０をもってプログラム種別（５）に対応するキャッシ
ュメモリ１２Ａからデータ情報Ｓを胱出す。

キャッシュメモリ１２Ａに該当するデータ情報が含まれ
ない場合処理装置１０は索引表１３Ａにブロック番号の
記録がないので改めて主記憶装置１１の多数の記憶プロ
、りの中からデータ情報Ｓを耽出す。読出したデータ情
報Ｓとブロック番号８とにキャッシュメモリ１２Ａと索
引表１３Ａのプログラム種別ＧＡ）に対応する記憶プロ
、りの一つに埴ｒ　Ｌ　＜記憶される。走行中のプログ
ラムＡ−Ｐに対応のキャッシュメモリＡ＠Ｐの一つです
べての記憶ブロックがデータ情報を記憶済みのときは、
新しく発生したデータ情報を例えばそれまで記憶されて
いて最も使用頻度の少ないデータ情報と置換えて記憶す
る。

上記実施例で説明した第２図に三つのプログラムＡが図
示されているが、三つのプログラムの内容はそれぞれ相
違してもよい。三つを総称した種別としてプログラムＡ
との符号を付与し、この一連のプログラムＡが走行中に
使用されるデータ情報の数が多くないときは使用頻度の
大きいデータ情報が常時キャッシュメモリに記憶されて
いる。

上記実施例ではプログラムに種別を付与し、プログラム
種別ごとにキャッシュメモリを備えるように説明したが
プログラム種別の一つに複数のプログラムを含むことで
も、ハードウェアレジスタ上に表示されるプログラムの
クラスごとのキャッシュメモリを備えることもできる。

キャッシュメモリを処理装置に含めて図示説明したが独
立した記憶手段を設けてもよい。

〔発明の効来Ｊ 以上説明したように本発明のキャッシュメモリ方式は、
走行するプログラム種別ごとにキャッシュメモリを設け
ることにより、一つのキャッシュメモリが走行中の他の
種別のプログラムによって読出されるデータ情報を記憶
せず、従ってキャッシュメモリヲ有するループ処理のプ
ログラムでは、このプログラムの範囲でデータ情報がキ
ャッシュメモリに留保されるので、ループ処理の速度か
めかり処理時間の短縮効果が現れ、処理効率の向上とい
う効果を発揮することができる。　　　□

【図面の簡単な説明】

第１図は本発明のキャッシュメモリ方式の一実施例を示
すブロック図、第２図は第１図による走行プログラムお
よびキャッシュメモリの相互関係を示すフローチャート
、第３図は従来の一例を示すブロック図である。 １０・・・・・・処理装置、１１・・・・・・主記憶装
置、１２Ａ。 １２Ｐ・・・・・・キャッシュメモリ、１３Ａ、１３）
’・・・・・・索引代理人　升埋士　　内　原　　　音
い　　。 子　ＩＩ！ｌＩ ｌθ 第　２　図 落　３　図

Claims (1)

【特許請求の範囲】
1. 処理装置に複数のプログラムが走行するキャッシュメモ
   リ方式において、すべてのプログラムにプログラム種別
   を付与し、走行中のプログラム種別を指示する指示手段
   と、この指示手段に指定されるプログラム種別ごとのキ
   ャッシュメモリと、それぞれのキャッシュメモリのブロ
   ックに記憶される内容（データ情報）の置換制御を前記
   プログラム種別で指定されたキャッシュメモリに対して
   実行する制御手段とを有することを特徴とするキャッシ
   ュメモリ方式。